02-23.2-異步時(shí)序邏輯電路的設(shè)計(jì)方法及實(shí)例-課件

第二十三講 基于SSIC的時(shí)序邏輯電路的設(shè)計(jì)Register《數(shù)字電子技術(shù)基礎(chǔ)》CounterShiftregisterSequence※

基于SSIC的異步時(shí)序邏輯電路的設(shè)計(jì)方法及實(shí)例

※第二十三講 基于SSIC的時(shí)序邏輯電路的設(shè)計(jì)引言《數(shù)字電子技術(shù)基礎(chǔ)》異步時(shí)序電路設(shè)計(jì)除了需完成同步電路所應(yīng)做的各項(xiàng)工作以外，還要為每個(gè)觸發(fā)器選定合適的時(shí)鐘信號(hào)。這是異步時(shí)序電路設(shè)計(jì)時(shí)所遇到的特殊問題。反應(yīng)在設(shè)計(jì)步驟上，則在選定觸發(fā)器類型之后，還要為每個(gè)觸發(fā)器選定時(shí)鐘信號(hào)。第二十三講 基于SSIC的時(shí)序邏輯電路的設(shè)計(jì)█ 設(shè)計(jì)舉例【例1】試用JK-FF設(shè)計(jì)一個(gè)具有自啟動(dòng)能力的異步計(jì)數(shù)器，其電路轉(zhuǎn)換圖如下所示。2421B碼圖1

【例1】時(shí)序圖《數(shù)字電子技術(shù)基礎(chǔ)》第二十三講 基于SSIC的時(shí)序邏輯電路的設(shè)計(jì)《數(shù)字電子技術(shù)基礎(chǔ)》解：（一）、（二）、（三）步無需再做；（四）選定觸發(fā)器類型，得出電路的三大方程。依題意應(yīng)選擇JK-FF,且由于M=10，所以N=4，即需用4個(gè)JK-FF完成設(shè)計(jì)。畫出電路的時(shí)序圖；異步電路的設(shè)計(jì)與同步設(shè)計(jì)的不同之處在于：異步設(shè)計(jì)時(shí)必須考慮怎樣合理選擇各個(gè)觸發(fā)器的觸發(fā)脈沖，而時(shí)鐘方程的選取可以根據(jù)電路各觸發(fā)器的時(shí)序關(guān)系來確定。所以在設(shè)計(jì)異步電路時(shí)，可以結(jié)合電路的時(shí)序圖。第二十三講 基于SSIC的時(shí)序邏輯電路的設(shè)計(jì)圖2

【例1】時(shí)序圖《數(shù)字電子技術(shù)基礎(chǔ)》第二十三講 基于SSIC的時(shí)序邏輯電路的設(shè)計(jì)《數(shù)字電子技術(shù)基礎(chǔ)》3）確定各個(gè)觸發(fā)器的時(shí)鐘信號(hào)；選擇時(shí)鐘CP的原則是：在觸發(fā)器需翻轉(zhuǎn)時(shí)，必須保證有觸發(fā)脈沖，而觸發(fā)器無需翻轉(zhuǎn)時(shí)，最好沒有觸發(fā)脈沖，即在確保觸發(fā)器翻轉(zhuǎn)所需要的前提下，盡可能取脈沖數(shù)量少的作為觸發(fā)的脈沖信號(hào)。本例時(shí)鐘信號(hào)選取如下：cp0:cp1:cp2:cp3:直接外接時(shí)鐘信號(hào)；FF0的輸出Q0提供；FF1的輸出Q1提供；FF0的輸出Q0提供。第二十三講 基于SSIC的時(shí)序邏輯電路的設(shè)計(jì)4）畫出次態(tài)和進(jìn)位輸出的卡諾圖（*）；圖3

【例5】完整的卡諾圖重點(diǎn)分析《數(shù)字電子技術(shù)基礎(chǔ)》第二十三講 基于SSIC的時(shí)序邏輯電路的設(shè)計(jì)3 21 0 1 03 23 21 03 21 0《數(shù)字電子技術(shù)基礎(chǔ)》第二十三講 基于SSIC的時(shí)序邏輯電路的設(shè)計(jì)3Qn

12Qn

11Qn

1n

1Q0《數(shù)字電子技術(shù)基礎(chǔ)》第二十三講 基于SSIC的時(shí)序邏輯電路的設(shè)計(jì)即可得電路的狀態(tài)方程如下：??????nnnn n n n nQ

QQQ0?Qn

1

Qn?

0n

11 1 3 2 1 3 2 12n

123 31 13 1 1n

13

Q

QnQn

1

Qn

QnQn

Qn

Q

Q

Q

Q

Q

Q

1

QnKQn∵JK-FF的特性方程為：Qn

1

JQn∴各JK-FF的驅(qū)動(dòng)方程為：?《數(shù)字電子技術(shù)基礎(chǔ)》?0?

013 2 1 3?J

1 K

1?J

1K2

1?J2

1K

QnQn1 3 2?J

QnQn K

1同時(shí)可得電路的輸出方程如下：Q

QnQn

cc 3 0第二十三講 基于SSIC的時(shí)序邏輯電路的設(shè)計(jì)（五）自啟動(dòng)檢測(cè)；電路完整的狀態(tài)轉(zhuǎn)換圖如下：圖4

【例5】狀態(tài)轉(zhuǎn)換圖《數(shù)字電子技術(shù)基礎(chǔ)》第二十三講 基于SSIC的時(shí)序邏輯電路的設(shè)計(jì)（六）根據(jù)（四）所得的驅(qū)動(dòng)方程、輸出方程和時(shí)鐘信號(hào)畫出邏輯電路圖如下：圖5

【例5】電路圖至此，邏輯設(shè)計(jì)完畢。cp0《數(shù)字電子技術(shù)基礎(chǔ)》cp1cp2cp3第二十三講 基于SSIC的時(shí)序邏輯電路的設(shè)