數(shù)字設(shè)計(jì) 數(shù)電課程小結(jié)學(xué)習(xí)課件

課程小結(jié)數(shù)制與編碼熟悉并能完成不同進(jìn)制間的轉(zhuǎn)換（1）2、8、16進(jìn)制數(shù)之間的相互轉(zhuǎn)換（2）2進(jìn)制與10進(jìn)制數(shù)之間的相互轉(zhuǎn)換2進(jìn)制→10進(jìn)制：按權(quán)求和10進(jìn)制→2進(jìn)制：整數(shù)—除基取余、小數(shù)—乘基取整掌握二進(jìn)制無(wú)符號(hào)數(shù)、符號(hào)數(shù)的表達(dá)（1）符號(hào)數(shù)-數(shù)值碼（原碼）、補(bǔ)碼、反碼：最高位為符號(hào)位，正數(shù)—”0”，負(fù)數(shù)—“1”數(shù)制與編碼（2）10進(jìn)制正數(shù)、負(fù)數(shù)的2進(jìn)制符號(hào)數(shù)表達(dá)；正數(shù)—SM碼、補(bǔ)碼、反碼是一樣的。形式是0××……×負(fù)數(shù)—SM碼、反碼、補(bǔ)碼1××……×，1××……×，1××……×

理解同一個(gè)二進(jìn)制數(shù)碼串在定義為無(wú)符號(hào)數(shù)、原碼、補(bǔ)碼及反碼時(shí)的含義；10進(jìn)制數(shù)的2進(jìn)制數(shù)值10進(jìn)制數(shù)的2進(jìn)制數(shù)值取反+1數(shù)制與編碼二進(jìn)制補(bǔ)碼的加/減法及溢出的判斷帶符號(hào)位一起進(jìn)行加/減運(yùn)算。減法可以用加法實(shí)現(xiàn)，此時(shí)溢出的判斷采用加法的溢出判斷方法。BCD碼和Grey碼的構(gòu)造，了解其余二—十進(jìn)制編碼，e-3碼、2421碼等。

例：（1）123.6875d=()2=()8=()h，（2）兩個(gè)操作數(shù)，A=+78，B=-89，試用8-bit二進(jìn)制補(bǔ)碼完成下列運(yùn)算并判斷是否有溢出：

A+BB-A（3）129的BCD碼，Grey碼數(shù)字電路基本性質(zhì)：邏輯電平、正負(fù)邏輯；穩(wěn)態(tài)電氣特性：噪聲容限、邏輯門的負(fù)載特性、扇入/出系數(shù)、未用輸入端的處理；動(dòng)態(tài)電器特性：轉(zhuǎn)換時(shí)間、傳輸時(shí)延（能畫出時(shí)序圖）CMOS邏輯：基本結(jié)構(gòu)（一個(gè)NMOS和一個(gè)PMOS構(gòu)成反相器，具備帶非的特性），開關(guān)特性，其他帶非的邏輯門是在此基礎(chǔ)上添加輸入端，并形成“與”、“或”邏輯。其他邏輯結(jié)構(gòu)：三態(tài)、漏極開路……組合邏輯設(shè)計(jì)原理開關(guān)代數(shù)：（1）公理、定理對(duì)偶（與負(fù)邏輯的關(guān)系）、反演規(guī)則能應(yīng)用于邏輯函數(shù)的化簡(jiǎn)、等效變換、證明（2）邏輯函數(shù)的表達(dá)形式： 真值表 標(biāo)準(zhǔn)和式、標(biāo)準(zhǔn)積式 最小項(xiàng)列表、最大項(xiàng)列表（最小項(xiàng)、最大項(xiàng)及其性質(zhì)），相互的轉(zhuǎn)換

組合邏輯電路的分析

根據(jù)給定的電路能寫出正確的邏輯表達(dá)式

列真值表

畫出時(shí)序圖（定時(shí)圖，有延時(shí)或無(wú)延時(shí)）

找出電路可能存在的冒險(xiǎn)組合邏輯電路的綜合（門電路級(jí)）從文字性的描述中找出輸入/輸出之間的邏輯關(guān)系

列出真值表、卡諾圖寫出最簡(jiǎn)表達(dá)式、畫出電路

無(wú)關(guān)項(xiàng)的化簡(jiǎn)、多輸出函數(shù)的化簡(jiǎn)（了解）

冒險(xiǎn)的檢查和消除熟悉常見的組合邏輯電路如碼制轉(zhuǎn)換電路（BCD-Gray，Gray-二進(jìn)制……）多數(shù)表決，比較，編碼，奇偶校驗(yàn)碼的生產(chǎn)及校驗(yàn)過(guò)程……（第六章的MSI能用門級(jí)電路實(shí)現(xiàn)）組合邏輯設(shè)計(jì)實(shí)踐掌握各MSI模塊的功能，區(qū)分使能輸入端和數(shù)據(jù)輸入端的用途。譯碼器：74×139、74×138

譯碼功能、實(shí)現(xiàn)組合邏輯函數(shù)編碼器：74×148

一般編碼、優(yōu)先編碼多路復(fù)用器：74×151

數(shù)據(jù)選擇功能、實(shí)現(xiàn)組合邏輯函數(shù)異或門：表達(dá)式、特點(diǎn)實(shí)現(xiàn)奇偶校驗(yàn)（奇偶校驗(yàn)碼、實(shí)現(xiàn)校驗(yàn)）比較器和數(shù)值比較器

功能、了解迭代結(jié)構(gòu)加法器：74×283組合邏輯設(shè)計(jì)（模塊級(jí)）

按照文字描述，找出邏輯關(guān)系，選用恰當(dāng)?shù)钠骷伴T電路實(shí)現(xiàn)。例1、用MSI器件實(shí)現(xiàn)3-bit二進(jìn)制碼到Gray碼的轉(zhuǎn)換。例2、用加法器74×283及一些恰當(dāng)?shù)钠骷?shí)現(xiàn)1位BCD碼的加法。例3、假定某電路的工作波形如圖所示，試找出其最簡(jiǎn)實(shí)現(xiàn)方案，用門電路實(shí)現(xiàn)；再用74×138和74×151實(shí)現(xiàn)。輸入輸出時(shí)序邏輯電路小結(jié)1、時(shí)序邏輯電路的基本器件鎖存器、觸發(fā)器分類：S-R、D、J-K、T功能：存儲(chǔ)1位二進(jìn)制數(shù)，代表一個(gè)狀態(tài)變量。掌握功能表、特征方程、邏輯符號(hào)、觸發(fā)方式（脈沖觸發(fā)、邊沿觸發(fā)）等基本概念。2、時(shí)序邏輯電路的分析含觸發(fā)器和組合電路構(gòu)成的器件級(jí)電路、MSI加上組合電路的組件級(jí)電路。要求：寫出激勵(lì)方程、轉(zhuǎn)移方程、輸出方程；寫出轉(zhuǎn)移/輸出表，給狀態(tài)變量表達(dá)的狀態(tài)命名，并寫出狀態(tài)/輸出表；畫出狀態(tài)圖（注意狀態(tài)轉(zhuǎn)移的互斥性和完備性；）畫出時(shí)序圖（注意觸發(fā)邊沿的極性）；對(duì)于計(jì)數(shù)器等構(gòu)成的時(shí)序電路，正常的狀態(tài)轉(zhuǎn)移是單循環(huán)的模n計(jì)數(shù)，有部分未用狀態(tài)可能會(huì)回到主循環(huán)，有的不會(huì)。有的有控制類輸入—清零、裝數(shù)、初始值輸入……，輸出是計(jì)數(shù)輸出，進(jìn)位輸出.移位寄存器構(gòu)成的電路，有數(shù)據(jù)移位電路，移位寄存器式計(jì)數(shù)器電路—環(huán)形計(jì)數(shù)器、Johnson計(jì)數(shù)器。3、同步時(shí)序電路的設(shè)計(jì)常見的有序列檢測(cè)、位序列發(fā)生、計(jì)數(shù)器或以某種順序發(fā)生變化等。重要的第一步：按照設(shè)計(jì)要求，找出電路中可能的狀態(tài)，每個(gè)狀態(tài)表明發(fā)生的事情朝著解決問(wèn)題的方向進(jìn)行。若采用觸發(fā)器和組合電路等基本