《電工電子技術(shù)項目教程 》課件-9.項目9 組合邏輯電路

電工電子技術(shù)項目化教程項目9組合邏輯電路任務(wù)9.1組合邏輯電路的分析與設(shè)計任務(wù)9.2組合邏輯電路的應(yīng)用任務(wù)9.1組合邏輯電路的分析與設(shè)計一、任務(wù)引入任務(wù)9.1組合邏輯電路的分析與設(shè)計

設(shè)計一個三人表決電路，當表決某個提案時，2人及2人以上同意，提案通過，2人及2人以上不同意，提案否決。要求用與非門設(shè)計邏輯電路。

分析：1.設(shè)三人分別為A、B、C，當同意該項提案時，用1表示；不同意該項提案時，用0表示。用Y表示提案是否通過，當Y為1時，表示提案通過；Y為0時，表示提案被否決。由此可列出下表所示的真值表。輸入輸出ABCY00000010010001111000101111011111任務(wù)9.1組合邏輯電路的分析與設(shè)計2.由真值表可寫出邏輯函數(shù)的標準與或式。3.將輸出邏輯函數(shù)化簡，變換為與非表達式。4.繪制用與非門實現(xiàn)的邏輯電路圖，如圖所示。任務(wù)9.1組合邏輯電路的分析與設(shè)計二、教學(xué)目標知識目標：

掌握組合邏輯電路的概念、特點；

掌握組合邏輯電路的分析方法；

掌握組合邏輯電路的設(shè)計方法。能力目標：

能進行組合邏輯電路的分析；

能進行實際問題的分析并設(shè)計相關(guān)電路；

能夠?qū)嶋H問題按照數(shù)字邏輯的思維進行分析和設(shè)計。素質(zhì)目標:

培養(yǎng)嚴謹?shù)倪壿嬎季S能力；

培養(yǎng)對實際問題進行抽象和分析的能力；

培養(yǎng)科學(xué)的問題分析方法。任務(wù)9.1組合邏輯電路的分析與設(shè)計三、相關(guān)知識組合邏輯電路的主要研究內(nèi)容分析：設(shè)計：已知邏輯圖電路的邏輯功能已知邏輯功能設(shè)計邏輯圖任務(wù)9.1組合邏輯電路的分析與設(shè)計（一）組合邏輯電路的分析1、由給定的邏輯圖逐級寫出邏輯關(guān)系表達式。分析步驟：2、用邏輯代數(shù)公式或卡諾圖對邏輯表達式進行化簡。3、列出輸入輸出狀態(tài)表并得出結(jié)論。已知電路結(jié)構(gòu)輸入輸出之間的邏輯關(guān)系任務(wù)9.1組合邏輯電路的分析與設(shè)計例：

分析圖（a）所示單輸出組合邏輯電路的功能。解:（1）寫出邏輯表達式并化簡（2）列出真值表ABY000110111001

（3）分析邏輯功能電路在輸入端A、B同為1或同為0時，輸出Y為1，否則Y為0。該電路為同或門。邏輯符號任務(wù)9.1組合邏輯電路的分析與設(shè)計（二）組合邏輯電路的設(shè)計已知任務(wù)要求最簡單的邏輯電路1、確定實際問題的邏輯含義，列出狀態(tài)表，進而寫出邏輯表達式。2、用邏輯代數(shù)公式或卡諾圖對邏輯表達式進行化簡或變換。3、由化簡或變換后的邏輯表達式畫出邏輯電路圖。分析步驟：任務(wù)9.1組合邏輯電路的分析與設(shè)計(20-10)例：試設(shè)計一個三人（A、B、C）表決電路。每人一個按鍵，如果同意則按下，不同意則不按。結(jié)果用指示燈表示，多數(shù)同意時指示燈亮，否則不亮。1、首先指明邏輯符號取“0”,“1”的含義。解：

按鍵按下時為“1”，不按時為“0”；多數(shù)贊成時為“1”，反對時為“0”。2、根據(jù)題意列出邏輯狀態(tài)表。任務(wù)9.1組合邏輯電路的分析與設(shè)計3、根據(jù)狀態(tài)表寫出邏輯表達式并化簡得：4、根據(jù)邏輯表達式畫出邏輯圖。&1&&ABBCF任務(wù)9.1組合邏輯電路的分析與設(shè)計四、知識拓展

電子電路仿真是指使用數(shù)學(xué)模型來對電子電路的真實行為進行模擬的工程方法，它可以提高電子應(yīng)用開發(fā)的效率，是當今相關(guān)專業(yè)學(xué)習(xí)者及工作者必須掌握的技術(shù)之一。下面介紹幾款常用電子電路仿真軟件。1．Multisim

在模電、數(shù)電的復(fù)雜電路虛擬仿真方面，Multisim應(yīng)用廣泛。它有形象化的極其真實的虛擬儀器，無論界面的外觀還是內(nèi)在的功能，都達到了的較高水平。它有專業(yè)的界面和分類，強大而復(fù)雜的功能，對數(shù)據(jù)的計算方面極其準確。Multisim的缺點是，軟件過于龐大，對MCU的支持不足，制板等附加功能比不上其他的專門的軟件。任務(wù)9.1組合邏輯電路的分析與設(shè)計2．ProteusProteus作為一款集電路仿真、PCB設(shè)計、單片機仿真于一體的軟件，它不僅含有大量的基于真實環(huán)境的元器件，支持眾多主流的單片機型號及通用外設(shè)模型，還提供最優(yōu)秀的實時顯示效果，它的動態(tài)仿真是基于幀和動畫的，因此能夠提供更好的視覺效果。Proteus的缺點是，對電路的數(shù)據(jù)計算方面不足。3．AltiumDesignerAltiumDesigner除了全面繼承包括Protel99SE、ProtelDXP在內(nèi)的先前一系列版本的功能和優(yōu)點外，還增加了許多改進和很多高端功能。該平臺拓寬了板級設(shè)計的傳統(tǒng)界面，全面集成了FPGA設(shè)計功能和SOPC設(shè)計實現(xiàn)功能，從而允許工程設(shè)計人員能將系統(tǒng)設(shè)計中的FPGA與PCB設(shè)計及嵌入式設(shè)計集成在一起。AltiumDesigner主要用于原理圖設(shè)計、電路仿真、PCB繪制編輯，也是電子競賽必備的軟件。AltiumDesigner的缺點是對復(fù)雜板的設(shè)計不及Cadence。任務(wù)9.1組合邏輯電路的分析與設(shè)計五、技能訓(xùn)練

設(shè)計一個四人表決電路，對比賽結(jié)果進行判定，其中設(shè)1名主裁判和3名副裁判，當3名及以上裁判判定合格時，比賽通過；當主裁判和一名副裁判判定合格時，比賽也通過，其它情況為比賽沒有通過。要求用與非門設(shè)計出邏輯電路。1．任務(wù)分析：

輸入為4名裁判的判定，輸出為比賽是否通過，設(shè)四個裁判分別為A、B、C、D，其中A為主裁判，B、C、D分別為3個副裁判?，F(xiàn)將裁判判定合格設(shè)定為“1”，判定不合格設(shè)定為“0”。比賽是否通過用Y來表示，設(shè)定比賽通過時Y為“1”，比賽不通過時Y為“0”。根據(jù)題目要求可知，當A、B、C、D至少有3個為1時，Y=1；當A=1，B、C、D至少有一個為1時，Y=1，其他情況下Y=0。任務(wù)9.1組合邏輯電路的分析與設(shè)計2．根據(jù)任務(wù)分析情況列真值表輸入輸出A(主裁)BCDY00000000100010000110010000101001100011111000010011101011011111001110111110111111任務(wù)9.1組合邏輯電路的分析與設(shè)計3．由真值表寫出邏輯表達式對邏輯表達式進行化簡：將其化為與非門形式：4．采用與非門繪制邏輯圖

其邏輯圖如圖所示。任務(wù)9.2組合邏輯電路的應(yīng)用一、任務(wù)引入任務(wù)9.2組合邏輯電路的應(yīng)用

你知道電腦是怎么知道你按下的是哪個鍵嗎？其實鍵盤上的每個鍵都有自己唯一的二進制代碼，例如：Enter鍵的代碼是0001101，Backspace鍵的代碼是0001000，當你敲擊鍵盤，電腦實際上收到的就是這樣一串二進制代碼，根據(jù)代碼的不同電腦就知道你按下的是哪個鍵了，而將鍵盤按鍵轉(zhuǎn)換成二進制代碼的工作就是由編碼器完成的。

我們家里或辦公室固定電話的號碼，是電信局給我們這臺電話的一個編號，這個編號是由十進制數(shù)組成，有8位或7位，由于十進制數(shù)共有10個，理論上一個城市可以編出的電話號碼共有108或107，但由于存在特殊號碼，實際上沒有這么多。電話號碼的形成也是典型的編碼過程。車牌號、身份證號碼也都是對若干個字符典型信息的編碼過程。任務(wù)9.2組合邏輯電路的應(yīng)用

與編碼相對應(yīng)的過程叫譯碼，比如：現(xiàn)在需要查詢某車輛的違章情況，告訴工作人員車輛的車牌號，工作人員就可以通過車牌號查詢到車輛的違章情況，這一過程就稱為譯碼，車牌號就是一個代碼，通過該代碼，就可以譯出該車輛，也就是找出該車輛的違章信息。在我們?nèi)粘ｋ娫挀艽虻倪^程中，當我們輸入完電話號碼，輸入的電話號碼會傳送到電信局的程控交換機中，程控交換機將收到的號碼進行譯碼，然后找到對方電話的端口，在二者之間建立通話通道，從而實現(xiàn)雙方的通話。實際生活中的很多地方都用到了譯碼這一思想和過程。任務(wù)9.2組合邏輯電路的應(yīng)用二、教學(xué)目標知識目標：

掌握編碼器的功能、作用和類型；

掌握譯碼器的功能、作用和類型。能力目標：

能夠在電路中熟練的運用編碼器；

能夠在電路中熟練的運用譯碼器。素質(zhì)目標:

培養(yǎng)集成電路使用和分析的方法；

培養(yǎng)具有嚴謹?shù)倪壿嬎季S能力。任務(wù)9.2組合邏輯電路的應(yīng)用三、相關(guān)知識（一）編碼器1．普通編碼器所謂編碼就是賦予選定的一系列二進制代碼以固定的含義。

編碼器是實現(xiàn)編碼的邏輯電路。根據(jù)功能分類：普通、優(yōu)先編碼器；根據(jù)進制分類：二進制、二－十進制編碼器。n位二進制代碼（n位二進制數(shù)）有2n種不同的組合，可以表示2n個信號。

二進制編碼器即是將一系列信號狀態(tài)編制成二進制代碼。2n個n位編碼器高低電平信號二進制代碼任務(wù)9.2組合邏輯電路的應(yīng)用例：用與非門組成的三位二進制編碼器---8/3線編碼器分析：輸入：I0I7，八種狀態(tài)。任何時候僅有一個輸入信號有效，即為：“1”。又稱：輸入高電平有效。輸出：Y1、Y2、Y3,可構(gòu)成三位二進制數(shù)。

設(shè)計編碼器的過程與設(shè)計一般的組合邏輯電路相同，首先列出狀態(tài)表，然后寫出邏輯表達式并進行化簡，最后畫出邏輯圖。任務(wù)9.2組合邏輯電路的應(yīng)用狀態(tài)表任務(wù)9.2組合邏輯電路的應(yīng)用10000000111I7I6I5I4I3I1I2&&&1111111Y2Y1Y08/3線編碼器邏輯圖任務(wù)9.2組合邏輯電路的應(yīng)用2.優(yōu)先編碼器

優(yōu)先編碼器電路中，允許輸入端同時輸入兩個及以上的編碼信號，當有兩個或多個輸入端同時有信號時，編碼器僅對優(yōu)先級別最高的信號進行編碼。優(yōu)先編碼器與普通編碼器的主要區(qū)別為：一是允許有多個輸入信號；二是對多輸入信號進行優(yōu)先級的排序。輸出：Y3

Y0，構(gòu)成四位二進制反碼。分析：輸入：I0

I9。任何時候可有多個輸入信號有效，即為：“0”。例：二－十進制優(yōu)先編碼器74LS147任務(wù)9.2組合邏輯電路的應(yīng)用輸入輸出I9I8I7I6I5I4I3I2I1Y3Y2Y1Y011111111111110××××××××011010×××××××0111110××××××10001110×××××100111110××××1010111110×××10111111110××110011111110×11011111111101110功能表74LS147任務(wù)9.2組合邏輯電路的應(yīng)用二－十進制優(yōu)先編碼器74LS147的邏輯圖任務(wù)9.2組合邏輯電路的應(yīng)用（二）譯碼器1．2線—4線譯碼器譯碼是編碼的逆過程，即將某個二進制翻譯成電路的某種狀態(tài)。譯碼器可分為：二進制譯碼器、二－十進制顯示譯碼器?？蓪種輸入的組合譯成2n種電路狀態(tài)。也叫n/2n線譯碼器。n位2n個譯碼器二進制代碼高低電平信號任務(wù)9.2組合邏輯電路的應(yīng)用輸入輸出AB1××11110000111001101101011010111110

2線-4線譯碼器功能表寫出各輸出函數(shù)已化簡表達式：任務(wù)9.2組合邏輯電路的應(yīng)用畫出邏輯電路圖，如圖所示。任務(wù)9.2組合邏輯電路的應(yīng)用2.3線—8線譯碼器使能控制輸入輸出（低電平有效）S1S2S3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y70×××1××××11111111××1100000011111111000011011111110001011011111100011111011111001001111011110010111111011100110111111011001111111111074LS138譯碼器功能表（3/8線譯碼器）任務(wù)9.2組合邏輯電路的應(yīng)用

譯碼器→最小項譯碼器邏輯符號任務(wù)9.2組合邏輯電路的應(yīng)用譯碼器邏輯圖100BCBA111&&&&&&&&Y0Y1Y2Y3Y4Y5Y6Y701101111111AABCC任務(wù)9.2組合邏輯電路的應(yīng)用3.顯示譯碼器二－十進制編碼顯示譯碼器顯示器件

在數(shù)字系統(tǒng)中，常常需要將運算結(jié)果用人們習(xí)慣的十進制顯示出來，這就要用到顯示譯碼器。

最常用的顯示器件有半導(dǎo)體數(shù)碼管（由發(fā)光二極管LED構(gòu)成）、液晶數(shù)碼管、熒光數(shù)碼管等。它們均為七段顯示器件。任務(wù)9.2組合邏輯電路的應(yīng)用輸入高電平有效輸入低電平有效半導(dǎo)體數(shù)碼管

共陰極接法abcdefg

共陽極接法abcgdef+任務(wù)9.2組合邏輯電路的應(yīng)用例：共陰極接法abcdefg111111001100001101101

0→1→2→gfedcba任務(wù)9.2組合邏輯電路的應(yīng)用七段顯示譯碼器：7位4位10011111110Q0Q1Q2Q3顯示譯碼器二│十進制代碼（共陰極）abcdefg任務(wù)9.2組合邏輯電路的應(yīng)用功能輸入輸出顯示LTRBIBIA3A2A1A0abcdefg試燈0×1××××00000008滅燈××0××××1111111全滅滅010100001111111全滅01110000000000101~91×18421碼譯碼1~974LS247七段譯碼器功能表(簡表)74LS247：輸出低電平有效；74LS248：輸出高電平有效。

試燈輸入端滅0輸入端滅燈輸入端任務(wù)9.2組合邏輯電路的應(yīng)用七段顯示譯碼器與數(shù)碼管的連接圖74LS247譯碼器外引線排列圖A11A22LT3BI4RBI5A36A07GND8911101213141516+UCCfgabcde74LS247BS204A0A1A2A374LS247+5V來自計數(shù)器510Ω×7abcdefgRBIBILT任務(wù)9.2組合邏輯電路的應(yīng)用四、知識拓展下面列舉一些常用的數(shù)字集成電路管腳排列及邏輯符號。74LS00四個2輸入與非門74LS1488線-3線優(yōu)先編碼器74LS02四個2輸入或非門74LS04六個反相器任務(wù)9.2組合邏輯電路的應(yīng)用五、技能訓(xùn)練

某醫(yī)院有一、二、三、四號病室4間，每室設(shè)有呼叫按鈕，同時在護士值班室內(nèi)對應(yīng)的裝有一號、二號、三號、四號4個指示燈。

現(xiàn)要求當一號病室的按鈕按下時，無論其他病室的按鈕是否按下，只有一號燈亮。當一號病室的按鈕沒有按下而二號病室的按鈕按下時，無論三、四號病室的按鈕是否按下，只有二號燈亮。當一、二號病室的按鈕都沒有按下而三號病室的按鈕按下時，無論四號病室的按鈕是否按下，只有三號燈亮。只有在一、二、三號病室的按鈕均未按下而四號病室的按鈕按下時，四號燈才亮。即一號病室按鈕的優(yōu)先級最高，其次是二號、三號、四號。現(xiàn)用優(yōu)先編碼器74LS148和門電路設(shè)計滿足上述控制要求的邏輯電路。1.病房呼叫控制電路的設(shè)計（74LS148優(yōu)先編碼器的應(yīng)用）任務(wù)9.2組合邏輯電路的應(yīng)用（1）問題分析

現(xiàn)將一、二、三、四號病室的按鈕作為輸入變量，分別用X1、X2、X3、X4表示，設(shè)定“1”表示按鈕按下，“0”表示按鈕未按下，一號、二號、三號、四號病室的指示燈作為輸出變量分別用L1、L2、L3、L4來表示，設(shè)定“1”表示燈亮，“0”表示燈滅。（2）設(shè)計真值表輸入輸出X1X2X3X4L1L2L3L41×××100001××0100001