《電子電路分析與實踐》課件-常用組合邏輯電路_第1頁
《電子電路分析與實踐》課件-常用組合邏輯電路_第2頁
《電子電路分析與實踐》課件-常用組合邏輯電路_第3頁
《電子電路分析與實踐》課件-常用組合邏輯電路_第4頁
《電子電路分析與實踐》課件-常用組合邏輯電路_第5頁
已閱讀5頁，還剩9頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認(rèn)領(lǐng)

文檔簡介

電子電路分析與實踐常用組合邏輯電路張家口職業(yè)技術(shù)學(xué)院《電子電路分析與實踐》教學(xué)團隊任意時刻的輸出僅取決于該時刻的輸入不含記憶（存儲）元件組合邏輯電路組合邏輯電路的框圖組合邏輯電路的特點編碼器仿真原理圖編碼器編碼：將輸入的每個高/低電平信號變成一個對應(yīng)的二進制代碼普通編碼器優(yōu)先編碼器若干常用組合邏輯電路特點：任何時刻只允許輸入一個編碼信號。3位二進制普通編碼器一、普通編碼器特點：允許同時輸入兩個以上的編碼信號，但只對其中優(yōu)先權(quán)最高的一個進行編碼。二、優(yōu)先編碼器二-十進制優(yōu)先編碼器譯碼：將每個輸入的二進制代碼譯成對應(yīng)的輸出高、低電平信號。常用的有：二進制譯碼器，二-十進制譯碼器，顯示譯碼器等譯碼器將輸入BCD碼的10個代碼譯成10個高、低電平的輸出信號

BCD碼以外的偽碼，輸出均無低電平信號產(chǎn)生例：74HC42二—十進制譯碼器1.基本原理

3位二進制譯碼器給出3變量的全部最小項;

。。。

n位二進制譯碼器給出n變量的全部最小項;

任意函數(shù) 將n位二進制譯碼輸出的最小項組合起來，可獲得任何形式的輸入變量不大于n的組合函數(shù)用譯碼器設(shè)計組合邏輯電路1.基本原理

具有n位地址輸入的數(shù)據(jù)選擇器，可產(chǎn)生任何形式的輸入變量不大于n+1的組合函數(shù)用數(shù)據(jù)選擇器設(shè)計組合電路原理：從高位比起，只有高位相等，才比較下一位。例如：多位數(shù)值比較器一、什么是“競爭”兩個輸入“同時向相反的邏輯電平變化”，稱存在“競爭”二、因“競爭”而可能在輸出產(chǎn)生尖峰脈沖的現(xiàn)象，稱為“競爭-冒險”。組合邏輯電路中的競

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論