計(jì)算機(jī)組成原理期末習(xí)題

第一章

1、有些計(jì)算機(jī)將一部份軟件永遠(yuǎn)地存于ROM中，稱為（B）

A、硬件B、固件C、軟件D、輔助存儲(chǔ)器

2、以下說(shuō)法錯(cuò)誤的是（D）

A、硬盤(pán)是外部設(shè)備B、軟件的功能與硬件的功能在邏輯上是等效的C、

硬件實(shí)現(xiàn)的功能普通比軟件實(shí)現(xiàn)具有更高的執(zhí)行速度

D、軟件的功能不能用硬件取代

3、馮?諾依曼計(jì)算機(jī)工作方式的基本特點(diǎn)是（C）

A、采用存儲(chǔ)程序原理B、控制流驅(qū)動(dòng)方式

C、按地址訪問(wèn)并順序執(zhí)行指令D、存儲(chǔ)器按內(nèi)容選擇地址4、

下列描述中，正確的是（）

A、控制器能理解、解釋并執(zhí)行所有的指令以及存儲(chǔ)結(jié)果

B、所有的數(shù)據(jù)運(yùn)算都在CPU的控制器中完成

C、ALU可存放運(yùn)算結(jié)果

D、輸入、輸出裝置以及外界的輔助存儲(chǔ)器稱為外部設(shè)備

5、完整的計(jì)算機(jī)系統(tǒng)應(yīng)該包括（）

A、運(yùn)算器、存儲(chǔ)器、控制器B、外部設(shè)備和主機(jī)

C、主機(jī)和應(yīng)用程序D、主機(jī)、外部設(shè)備、配套的軟件系統(tǒng)

6、CPU中不包括（）

A、操作譯碼器B、指令寄存器C、地址譯碼器D、通用寄存器

7、在計(jì)算機(jī)系統(tǒng)中，表明系統(tǒng)運(yùn)行狀態(tài)的部件是（）

A、程序計(jì)數(shù)器B、指令寄存器C、程序狀態(tài)字D、累加寄存器

8、指令寄存器的位數(shù)取決于（）

A、存儲(chǔ)器的容量B、指令字長(zhǎng)C、機(jī)器字長(zhǎng)D、存儲(chǔ)字長(zhǎng)

9、在下列部件中，CPU存取速度由慢到快的羅列順序正確的是（）

A、外存、主存、Cache,寄存器B、外存、主存、寄存器、Cache

C、外存、Cache,寄存器、主存D、主存、Cache、寄存器、外存10、存放

當(dāng)前執(zhí)行指令的寄存器是（C）,存放欲執(zhí)行指令地址的寄存器是（A）A、程序計(jì)

數(shù)器B、數(shù)據(jù)寄存器C、指令寄存器D、地址寄存器11、計(jì)算機(jī)硬件能

夠直接識(shí)別的語(yǔ)言是（）

A、高級(jí)語(yǔ)言B、自然語(yǔ)言C、匯編語(yǔ)言D、機(jī)器語(yǔ)言

12、計(jì)算機(jī)執(zhí)行最快的語(yǔ)言是（）。

A、匯編語(yǔ)言B、C語(yǔ)言C、機(jī)器語(yǔ)言D、Java語(yǔ)言

13、惟獨(dú)當(dāng)程序需要執(zhí)行時(shí)，它才會(huì)去將源程序翻譯成機(jī)器語(yǔ)言，而且一次只能

讀取、翻譯并執(zhí)行源程序中的一行語(yǔ)句，此程序稱為（）o

A、目標(biāo)程序B、編譯程序C、解釋程序D、匯編程序

14、32位個(gè)人計(jì)算機(jī)中，一個(gè)字節(jié)由（）位組成。A、4

B、8C、16D、32

15、CPU中的譯碼潛主要用于（）

A、地址譯碼B、指令譯碼C、數(shù)據(jù)譯碼D、控制信號(hào)譯碼

16、計(jì)算機(jī)系統(tǒng)采用層次化結(jié)構(gòu)組成系統(tǒng)，從最二層的最終用戶到最底層的計(jì)算

機(jī)硬件，其層次化構(gòu)成為（）

A、高級(jí)語(yǔ)言機(jī)器一操作系統(tǒng)機(jī)器一匯編語(yǔ)言機(jī)器一傳統(tǒng)機(jī)器一微程序系統(tǒng)B、

高級(jí)語(yǔ)言機(jī)器一操作系統(tǒng)機(jī)器一傳統(tǒng)機(jī)器一匯編語(yǔ)言機(jī)器一微程序系統(tǒng)

C、高級(jí)語(yǔ)言機(jī)器一匯編語(yǔ)言機(jī)器一操作系統(tǒng)機(jī)器一傳統(tǒng)機(jī)器——微程序系統(tǒng)

D、高級(jí)語(yǔ)言機(jī)器一匯編語(yǔ)言機(jī)器一專(zhuān)統(tǒng)機(jī)器一操作系統(tǒng)機(jī)器一^微程序系統(tǒng)

第二章

I、為了表示無(wú)符號(hào)十進(jìn)制整數(shù)，下列哪些是合法的8421BCD碼（）

I.01111001II.11010110III.00001100IV.10000101

A、I,IIB、JI,HIC、I,ND、I,II,IH

2、計(jì)算機(jī)中表示地址時(shí)，采用（）。

A、原碼B、補(bǔ)碼C,移碼D,無(wú)符號(hào)數(shù)

3、在整數(shù)定點(diǎn)機(jī)中，下列說(shuō)法正確的是（）

A、原碼和反碼不能表示-1,補(bǔ)碼可以表示-1B、3種機(jī)器數(shù)均可表示-1

C、原碼和補(bǔ)碼不能表示反碼可以表示-1D、都不能表示-1

4、下列說(shuō)法正確的是（）

A、當(dāng)機(jī)器數(shù)采用補(bǔ)碼表示時(shí)，。有兩種編碼方式

B、當(dāng)機(jī)器數(shù)采用原碼表示時(shí)，0有兩種編碼方式

C、當(dāng)機(jī)器數(shù)采用反碼表示時(shí)，。有一種編碼方式

D、無(wú)論機(jī)器數(shù)采用何種碼表示，0都有兩種編碼方式

5、假設(shè)機(jī)器字長(zhǎng)為16位，用定點(diǎn)補(bǔ)碼小數(shù)（一位符號(hào)位）表示時(shí)，一個(gè)字能表示的范圍是（

）

A、0?（125）B、-（13）?（1-2?C、?1D、

6、某機(jī)器字長(zhǎng)為8位，采用原碼表示法（一位符號(hào)位），則機(jī)器數(shù)所能表示的范

圍是（）

A>-127-+127B>-127~+128C.-127~+127D、-128?+128

7、定點(diǎn)補(bǔ)碼加法運(yùn)算中，（）時(shí)表明運(yùn)算結(jié)果必然發(fā)生了溢出。

A、雙符號(hào)位相同B、雙符號(hào)位不同C、正負(fù)相加D、兩個(gè)負(fù)數(shù)相加

8、[X]=1.XXXX,當(dāng)滿足下列（）時(shí)，X>-l/2成立。補(bǔ).2

A、X宓4為1,X~X至少有一個(gè)為1,B、X必須為1,X?X任意

C、X必須為0；X~X至少有‘個(gè)為『'D、X必須為0,X~X任意

9、筏X為整汲；[X]=1,XXXXX,女妻X<-16,X~X應(yīng)滿足的條件是（）補(bǔ)「一

A、X~X至少有一下為1

B、*必須為1;X~X至少有一個(gè)為1

C、討必須另0：X~X至少有一個(gè)為1D、X必須為0,X?X任意

125I25

10、假設(shè)有4個(gè)整數(shù)用8位補(bǔ)碼分別表示，rl=FEH,r2=F2H,r3=90H,r4=F8H,若將

運(yùn)算結(jié)果存放在一個(gè)8位寄存器中，則下列運(yùn)算會(huì)發(fā)生溢出的是（）

A、rlxr2r2xr3C、rlxr4D、r2xr4

11、假設(shè)寄存器的內(nèi)容為00000000,若它等于728,則該機(jī)器采用了（）

A、原碼B、補(bǔ)碼C、反碼D、移碼

12、在定點(diǎn)機(jī)中執(zhí)行算術(shù)運(yùn)算時(shí)會(huì)產(chǎn)生溢出，其根本原因是（）

A、主存容量不夠B、運(yùn)算結(jié)果無(wú)法表示C、操作數(shù)地址過(guò)大D、棧溢出

13、當(dāng)定點(diǎn)運(yùn)算發(fā)生溢出時(shí)，應(yīng)（）

A、向左規(guī)格化B、向右規(guī)格化C、舍入處理D、發(fā)出出錯(cuò)信息

14、若浮點(diǎn)數(shù)用補(bǔ)碼表示，則判斷運(yùn)算結(jié)果為規(guī)格化數(shù)的方法是（）

A、階符與數(shù)符相同，則為規(guī)格化數(shù)B、小數(shù)點(diǎn)后第一位為1,則為規(guī)格化數(shù)

C、數(shù)符與小數(shù)點(diǎn)后第一位數(shù)字相異，則為規(guī)格化數(shù)

D、數(shù)符與小數(shù)點(diǎn)后第一位數(shù)字相同，則為規(guī)格化數(shù)

15、在浮點(diǎn)機(jī)中，判斷原碼規(guī)格化的形式的原則是（）

A、尾數(shù)的符號(hào)位與第一數(shù)位不同B、尾數(shù)第一數(shù)位為1,數(shù)符任意

C、尾數(shù)的符號(hào)位與第一位相同

D、階符與數(shù)符不同

16、在浮點(diǎn)機(jī)中，（）是隱藏的。

A、階碼B、數(shù)符C、尾數(shù)D、基數(shù)

17、關(guān)于浮點(diǎn)數(shù)在IEEE754標(biāo)準(zhǔn)中的規(guī)定，下列說(shuō)法中錯(cuò)誤的是（）

I.浮點(diǎn)數(shù)可以表示正無(wú)窮大和負(fù)無(wú)窮大兩個(gè)值

II.如果需要，也允許使用非格式化的浮點(diǎn)數(shù)

III.對(duì)任何形式的浮點(diǎn)數(shù)都要求使用隱藏位技術(shù)

IV.對(duì)32為浮點(diǎn)數(shù)的階碼采用了偏移值為127的移碼表示，尾數(shù)用原碼表示

A、I,HIB、H,HIC、惟獨(dú)川D、I,HI,IV

18、float蟄數(shù)據(jù)通常用IEEE754標(biāo)準(zhǔn)中的單精度浮點(diǎn)格式表示。如果編譯器將float型變量X

分配在一個(gè)32為浮點(diǎn)寄存器FR1中，且X=-8.25,則FR1的內(nèi)容是（）

A、C1040000HB、C2420000HC^C184OOOOHD、C1C20000H

19、float類(lèi)型（IEEE754單精度浮點(diǎn)數(shù)格式）能表示的最大正整數(shù)是（）

A、B,2i力-212C、D、2'7?-2'^

20、算術(shù)邏輯單元（ALU）的功能普通包括（）

A、算術(shù)運(yùn)算B、邏輯運(yùn)算C、算術(shù)運(yùn)算和邏輯運(yùn)算D、加法運(yùn)算

21、加法器采用先行進(jìn)位的根本目的是（）A、優(yōu)

化加法器的結(jié)構(gòu)B、快速傳遞進(jìn)位信號(hào)C、增強(qiáng)

加法器的功能D、以上都不是

22、組成一個(gè)運(yùn)算器需要多個(gè)部件，但下列所列（）不是組成運(yùn)算器的部件。

A、通用寄存器組B、數(shù)據(jù)總線C、ALUD、地址寄存器

23、串行運(yùn)算器結(jié)構(gòu)簡(jiǎn)單,其運(yùn)算規(guī)律是（）

A、由低位到高位先行進(jìn)行進(jìn)位運(yùn)算B、由低位到高位先行進(jìn)行借位運(yùn)算

C、由低位到高位逐位運(yùn)算D、由高位到低位逐位運(yùn)算

24、ALU屬于（）

A、時(shí)序電路B、控制器C、組合邏輯電路D、寄存器

笫三章

1、下述說(shuō)法正確的是（）

I.半導(dǎo)體RAM信息可讀可寫(xiě)，且斷電后仍能保持記憶

II.動(dòng)態(tài)RAM是易失性RAM,而靜態(tài)RAM中的存儲(chǔ)信息是不易失的

III.半導(dǎo)體RAM是易失性RAM,但只要電源不斷電，所存信息是不丟失的

IV.半導(dǎo)體RAM是非易矢性的RAM

A、I,IIB、惟獨(dú)HIC、II、IVD、全錯(cuò)

2、半導(dǎo)體靜態(tài)存儲(chǔ)器（SRAM）的存儲(chǔ)原理是（）

A、依靠雙穩(wěn)態(tài)電路B、依靠定時(shí)刷新C、依靠讀后再生D、信息再也不變化

3、下面描述錯(cuò)誤的是（）

A、隨機(jī)存儲(chǔ)器可隨時(shí)存取信息，掉電后信息丟失

B、在訪問(wèn)隨機(jī)存儲(chǔ)器是，訪問(wèn)時(shí)間與單元的物理位置無(wú)關(guān)

c、主存儲(chǔ)器中存儲(chǔ)的信息均是不可改變的

D、隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器可以統(tǒng)一編址4、在對(duì)破壞性讀出的

存儲(chǔ)器進(jìn)行讀/寫(xiě)操作時(shí)，為維持原存信息不變，必須輔以的操作是（）

A、刷新B、再生C、寫(xiě)保護(hù)D、主存校驗(yàn)

5、在CPU執(zhí)行一段程序的過(guò)程中，Cache的存取次數(shù)為4600次，由主存完成的存取次數(shù)

為400次。若Cache的存取時(shí)間為5ns,主存的存取時(shí)間為25ns,則CPU的平均訪問(wèn)時(shí)間為（

）ns。

A、5.4B、6.6C、8.8D、9.2

6、若主存讀/寫(xiě)時(shí)間為30ns,Cache的讀/寫(xiě)時(shí)間為3ns,平均讀/寫(xiě)時(shí)間為3.27ns,則

Cache的命中率為（）。

A^90%B、95%C、97%D、99%

7、某SRAM芯片，其容量為512X8位，除電源和接地端外，該芯片引出線的最小

數(shù)目應(yīng)該是（）

A、23B、25C、50D、19

8、某機(jī)器的主存儲(chǔ)器共32KB,由16片16Kxi位（內(nèi)部取用128X128存儲(chǔ)陣歹U）的

DRAM芯片構(gòu)成。若采用集中式刷新方式，且刷新周期為2ms,那末所有存儲(chǔ)單

元刷新一遍需要（）個(gè)存儲(chǔ)周期。

A^128B、256C、1024D、16384

9、某機(jī)器字長(zhǎng)為32位，存儲(chǔ)容量64MB,若按字編址，它的尋址范圍是（）

A^8M16MBC、16MD、8MB

10、采用八體并行低位交叉存儲(chǔ)器，設(shè)每一個(gè)體的存儲(chǔ)容量為32Kxi6位，存取周期為

400ns,下述說(shuō)法正確的是（）

A、在400ns內(nèi)，存儲(chǔ)器可向CPU提供27位二進(jìn)制信息

B、在100ns內(nèi)，每一個(gè)體可向CPU提供27位二進(jìn)制信息

C、在400ns內(nèi)，存儲(chǔ)器可向CPU提供28位二進(jìn)制信息

D、在100ns內(nèi)，每一個(gè)體可向CPU提供28位二進(jìn)制信息

II、雙端口存儲(chǔ)器之所以能高速進(jìn)行讀/寫(xiě)，是因?yàn)椴捎茫ǎ?/p>

A、新型器件B、流水技術(shù)C、兩套相互獨(dú)立的讀/寫(xiě)電路D、高速芯片

12、關(guān)于Cache的3中基本映射方式，下面敘述中錯(cuò)誤的是（）

A、Cache的地址映射有全相聯(lián)、直接、多路組相聯(lián)等3種基本映射方式

B、全相映射方式，即主存單元與Cache單元隨意對(duì)應(yīng)，路線過(guò)于復(fù)雜，成本太高

C、多路組相聯(lián)映射是全相聯(lián)映射和直接映射的一種折中方案，有利于提高命中

率

D、直接映射是全相聯(lián)映射和組相聯(lián)映射的一種折中方案，有利于提高命中率

13、主存按字節(jié)編址，地址從0A4000H至U0CBFFFH,共有（）字節(jié)；若用存儲(chǔ)容量

為32Kx8位的存儲(chǔ)芯片構(gòu)成該主存，至少需要（）片。

A、80K,2B、96K,2C、160K,5D、192K,5

14、普通來(lái)講，直接映射常用在（）

A、小容量高速CacheB、大容量高速Cache

C、小容量低速CacheD、大容量低速Cache

15、存儲(chǔ)器采用部份譯碼法片選時(shí)，（）

A、不需要地址譯碼器B、不能充分利用存儲(chǔ)器空間

C、會(huì)產(chǎn)生地址重疊D、CPU的地址線全參預(yù)譯碼

16、地址線A15~A（）（低），若選取用16Kxi位存儲(chǔ)芯片構(gòu)成64KB存儲(chǔ)器，則應(yīng)由地

址碼（）譯碼產(chǎn)生片選信號(hào)。

A、A15、A14B、AO、AlC、A14、A13D、Al、A2

17、如果一個(gè)存儲(chǔ)單元被訪問(wèn)，那末可能這個(gè)存儲(chǔ)單元會(huì)很快地被再次訪問(wèn)，這稱為（）

A、時(shí)間局部性B、空間局部性C、程序局部性D、數(shù)據(jù)局部性

18、為了解決CPU與主存速度不匹配的問(wèn)題，通常采用的方法是（）

A、采用速度更快的主存B、在CPU和主存之間插入少量的高速緩沖存儲(chǔ)器

C、在CPU周期中插入等待周期D、擴(kuò)大主存的容量

19、下面關(guān)于計(jì)算機(jī)Cache的論述中，正確的是（）

A、Cache是一種介于主存和輔存之間的存儲(chǔ)器，用于主存和輔存之間的緩沖存儲(chǔ)

B、如果訪問(wèn)Cache不命口，則用從內(nèi)存中取到的字節(jié)代替Cache中最近訪問(wèn)過(guò)的字節(jié)

C、Cache的命中率必須很高，普通要達(dá)到90%以上

D、Cache中的信息必須與主存中的信息時(shí)刻保持一致

20、容量為64塊的Cache先用組相聯(lián)映射方式，字塊大小為128個(gè)字，每4塊為一組。如果主

存為4K塊，且按字編址，那末主存地址和主存標(biāo)記的位數(shù)分別是（）

A、16,6B、17,6C、18,8D、19,8

21、Cache用組相聯(lián)映射，一塊大小為128B,Cache共64塊，4塊分一組，主存有4096塊，主

存地址共需（）位。

19B、18C、17D、16

22、關(guān)于LRU算法，以下論述正確的是（）

A、LRU算法替換掉那些在Cache中駐留時(shí)間最長(zhǎng)且未坡引用的塊

B、LRU算法替換掉那些在Cache中駐留時(shí)間最短且未被引用的塊

C、LRU算法替換掉那些在Cache中駐留時(shí)間最長(zhǎng)且仍在引用的塊

D、LRU算法替換掉那些在Cache中駐留時(shí)間最短且仍在引用的塊

第四章

I、指令系統(tǒng)中采用不同尋址方式的目的土耍是（）

A、可降低編程難度B、可降低指令的譯碼難度

C、縮短指令字長(zhǎng)，擴(kuò)大尋址空間，提高編程靈便性D、以上均不正確

2、在CPU執(zhí)行指令的過(guò)程中，指令的地址由（A）給出，操作數(shù)的地址由（D）給出。A>

程序計(jì)數(shù)器（PC）B、操作系統(tǒng)C、指令的操作碼字段D、指令的地址碼字段

3、下述關(guān)于零地址指令的說(shuō)法正確的是（）

A、零地址指令是不需要操作數(shù)的指令

B、零地址指令需要操作數(shù)，其操作數(shù)通過(guò)隱含尋址得到

C、有的零地址指令不需要操作數(shù)，有的零地址指令需要并使用隱含尋址得到操作數(shù)

D、以上說(shuō)法都不正確

4、一地址指令中，為完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址譯碼指明的一個(gè)操作數(shù)外，另一個(gè)數(shù)

常采用（）

A、直接尋址方式B、即將尋址方式C、隱含尋址方式D、以上都有可能

5、某指令系統(tǒng)有2（X）條指令，對(duì)操作碼采用固定長(zhǎng)度二進(jìn)制編碼是，至少需要用（）位。A、

4B、8C、16D、32

6、某機(jī)器字長(zhǎng)為32位，存儲(chǔ)器按半字編址，每取出一條指令后PC的值自動(dòng)加2,說(shuō)明其指

令長(zhǎng)度是（）

A^16位B、32位C、128位D、256位

7、某機(jī)器采用16位單字長(zhǎng)指令，采用定長(zhǎng)操作碼，地址碼為5位，現(xiàn)已定義60條二地址

指令，那末單地址指令最多有（）條。

A、4B、32C、128D、256

8、指令尋址的基本方式有兩種，一種是順序?qū)ぶ贩绞?，其指令地址由（B）給出，有一

種是跳躍尋址方式，其指令地址由（D）給出。

A、指令寄存器B、程序計(jì)數(shù)器C、累加器D、指令本身

9、有效地址是指（）

A、操作數(shù)的真實(shí)地址B、指令地址碼字段給出的地址

C、程序計(jì)數(shù)器（PC）給出的地址D、指令本身

10、直接尋址的無(wú)條件轉(zhuǎn)移指令的功能是將指令中的地址碼送入（）

A、程序計(jì)數(shù)器（PC）B、累加器（ACC）C、指令寄存器（IR）D、地址寄存器（MAR）

11、下列不屬于程序控制指令的是（）

A、無(wú)條件轉(zhuǎn)移指令B、條件轉(zhuǎn)移指令C、中斷隱指令D、循環(huán)指令

12、執(zhí)行操作的數(shù)據(jù)不可能來(lái)自（）

A、寄存器B、指令本身C、控制存儲(chǔ)器D、存儲(chǔ)器

13、寄存器間接尋址方式中，操作數(shù)在（）中。

A、通用寄存器B、堆棧C、主存單元D、指令本身

14、在指令的相對(duì)尋址方式中，其相對(duì)的基準(zhǔn)地址是（）

A、基址寄存器B、變址寄存器C、堆棧指示器D、程序計(jì)數(shù)器

15、設(shè)變址寄存器為X,形式地址為D,某機(jī)器具有先變址再間址的尋址方式，則這種尋址

方式的有效地址為（）

A、EA=（X）+DB、EA=（X）+（D）C、EA=X+DD、EA=（（X）+D）

16、直接、間接、即將3種尋址方式指令的執(zhí)行速度，由快至慢的排序是（）

A、直接、間接、即將B、直接、即將、間接

C、即將、直接、間接D、即將、間接、直接

17、在下列尋址中，（）尋址方式需要先運(yùn)算，再訪問(wèn)主存。A、

即將B、變址C、間接D、直接

18、下列不同類(lèi)型的指令中，執(zhí)行時(shí)間最長(zhǎng)的是（）指令。

A、RR型B、SS型C、RS型D、不能確定，需要由指令格式來(lái)決定

19、（C）對(duì)于程序浮動(dòng)提供了較好的支持，（B）便于處理數(shù)組問(wèn)題，（D）有利于編制循環(huán)程

序。

A、間接尋址B、變址尋址C、相對(duì)尋址D、寄存器間接尋址

20、下列關(guān)于CISC/RISC的敘述中，錯(cuò)誤的是（）

A、RISC機(jī)器指令比CISC機(jī)器指令簡(jiǎn)單B、RISC中通用寄存器比CISC多

c^RISC中的尋址方式比CISC少D、CISC比RISC機(jī)器可以更好地支持高級(jí)語(yǔ)言

29、RISC思想主要基于的是（）

A、減少指令的平均執(zhí)行周期B、減少指令的雙雜程度

C、減少硬件的復(fù)雜程度D、便于編譯器編寫(xiě)

第五章

1、卜.列部件不屬于控制部件的是（）

A、指令寄存器B、操作控制器C、程序計(jì)數(shù)器D、狀態(tài)條件寄存器

2、下列部件不屬于執(zhí)行部件的是（）

A、控制淵B、存儲(chǔ)器C、運(yùn)算器D、外部設(shè)備

3、指令寄存器中寄存的是（）

A、下一條要執(zhí)行的指令B、已執(zhí)行完了的指令

C、正在執(zhí)行的指令D、要轉(zhuǎn)移的指令

4、在CPU的組成結(jié)構(gòu)中，不需要（）

A、指令寄存器B、數(shù)據(jù)寄存器C、地址譯碼器D、地址寄存器

5、在取指令操作結(jié)束后，程序計(jì)數(shù)器中存放的是（）

A、當(dāng)前指令的地址B、程序中指令的數(shù)量

C、下?條指令的地址D,已執(zhí)行指令的計(jì)數(shù)值

6、指令譯碼器進(jìn)行譯碼的是（）A、整

條指令B、指令的操作碼字段C、指令

的地址D、指令的操作數(shù)字段

7、下列說(shuō)法正確的是（）A、采

用微程序控制器是為了提高速度B、控

制存儲(chǔ)器采用高速RAM電路組成

C、微指令計(jì)數(shù)器覺(jué)得指令的執(zhí)行順序D、-條微指令放在控制存儲(chǔ)器的一個(gè)單元中

8、從一條指令的啟動(dòng)到下一?條指令啟動(dòng)的時(shí)間間隔稱為（）A、

時(shí)鐘周期B、機(jī)器周期C、節(jié)拍D、指令周期

9、（）不是常用三級(jí)時(shí)序系統(tǒng)中的一級(jí)。

A、指令周期B、機(jī)器周期C、節(jié)拍D、定時(shí)脈沖

1（）、下列說(shuō)法中，正確的是（）

A、加法指令的執(zhí)行周期一定要訪存B、加法指令的執(zhí)行周期一定不要訪存

C、指令的地址碼給出存儲(chǔ)器地址的加法指令，在執(zhí)行周期一定要訪存

D、指令的地址碼給出存儲(chǔ)器地址的加法指令，在執(zhí)行周期一定不需要訪

存11、同步控制是（）

A、只合用于CPU控制的方式B、由統(tǒng)一時(shí)序信號(hào)控制的方式

C、所有指令執(zhí)行時(shí)間都相同的方式D、不強(qiáng)調(diào)統(tǒng)一時(shí)序信號(hào)控制的方式

12、采用同步控制的目的是（）

A、提高執(zhí)行速度B、簡(jiǎn)化控制時(shí)序C、滿足不同噪作對(duì)時(shí)間安排的需要

D、滿足不同設(shè)備對(duì)時(shí)間安排的需要

13、下列說(shuō)法中正確的是（）

A、微程序控制方式與硬布線控制方式相比較，前者可以使指令的執(zhí)行速度更

快B、若采用微程序控制方式，則可用uPC取代PC

C、控制存儲(chǔ)器可以用掩膜ROM,EPROM或者閃速存儲(chǔ)器實(shí)現(xiàn)

D、指令周期也稱為CPU周期

14、微程序控制器中，機(jī)器指令與微指令的關(guān)系是（）

A、一條機(jī)器指令由一條微指令來(lái)執(zhí)行

B、一條機(jī)器指令由一段用微指令編成的微程序來(lái)解釋執(zhí)行

C、一段機(jī)器指令組成的程序可由一個(gè)微程序來(lái)執(zhí)行

D、每一條微指令由一條機(jī)器指令來(lái)解釋執(zhí)行

15、下列不屬于微指令結(jié)構(gòu)設(shè)計(jì)所追求的目標(biāo)是（）

A、提高微程序的執(zhí)行速度B、提高微程序設(shè)計(jì)的靈便性

C、縮短微指令的長(zhǎng)度D、增大控制存儲(chǔ)器的容量

16、微程序捽制器的速度比硬布線控制器慢.主要是因?yàn)椋ǎ?/p>

A、增加了從磁盤(pán)存儲(chǔ)器讀取微指令的時(shí)間B、增加了從主存儲(chǔ)器讀取微指令的時(shí)間

C、增加了從指令寄存器讀取指令的時(shí)間D、增加了從控制存儲(chǔ)器讀取微指令的時(shí)間

17、微指令大體可分為兩類(lèi)：水平型微指令和垂直型微指令。在下列幾項(xiàng)中，不符合水平型

微指令特點(diǎn)的是（）

A、執(zhí)行速度快B、并行度較低C、更多地體現(xiàn)了控制器的硬件細(xì)節(jié)

D、微指令長(zhǎng)度較長(zhǎng)

18、微指令操作控制字段的每?位代表個(gè)控制信號(hào)，這種微程序的控制方式叫做（）

A、字段直接編碼B、字段間接編碼C、混合編碼D、直接編碼

19、關(guān)于微指令操作控制字段的編碼方法，下面敘述正確的是（）A、

直接編碼，字段間接編碼法和字段直接編碼法都不影響微指令的長(zhǎng)度

B、普通情況下，直接編碼的微指令位數(shù)最多

C、普通情況下，字段間接編碼法的微指令位數(shù)最多

D、普通情況下，字段直接編碼法的微指令位數(shù)最多

20、組合邏輯控制器和微程序控制器的主要區(qū)別在于（）

A、ALU結(jié)構(gòu)不同B、數(shù)據(jù)通路不同C、CPU寄存器組織不同

D、微操作信號(hào)發(fā)生器的構(gòu)成方法不同

21、關(guān)于超標(biāo)量流水技術(shù)，下列說(shuō)法正確的是（）

A、縮短原來(lái)流水線的處理器周期B、在每一個(gè)時(shí)鐘周期內(nèi)同時(shí)并發(fā)多條指令

C、把多條能并行操作的指令組合成?條具有多個(gè)操作瑪字段的指令

D、以上都不對(duì)

22、相對(duì)于微程序控制器，硬布線控制器的特點(diǎn)是（）

A、指令執(zhí)行速度慢，指令功能的修改和擴(kuò)展容易

B、指令執(zhí)行速度慢，指令功能的修改和擴(kuò)展難

C、指令執(zhí)行速度快，指令功能的修改和擴(kuò)展容易

D、指令執(zhí)行速度快，指令功能的修改和擴(kuò)展難

23、某計(jì)算機(jī)的指令流水線由4個(gè)功能段組成，指令流各功能段的時(shí)間（忽略各功能段之間的

緩沖時(shí)間）分別為90ns,80ns,70ns和60ns,則該計(jì)算機(jī)的CPU時(shí)鐘周期全少是（）。A、

9（）nsB、80nsC、70nsD、60ns

24、下列不會(huì)引起指令流水阻塞的是（）

A、數(shù)據(jù)旁路B、數(shù)據(jù)相關(guān)C、條件轉(zhuǎn)移D、資源沖突

第六章

1、總線中地址線的作用是（）

A、僅僅用于選擇存儲(chǔ)器的某一單元B、僅僅用于選擇I/O設(shè)備接口地址

C、用于選擇存儲(chǔ)器的某一單元和I/O設(shè)備接口地址D、以上均不正確

2、總線復(fù)用可以（）

A、提高總線的傳輸帶寬B、增加總線的功能

C、減少總線中信號(hào)線的數(shù)量D、提高總線的負(fù)載能力

3、總線寬度與下列（）有關(guān)

A、控制線根數(shù)B、數(shù)據(jù)線根數(shù)C、地址線根數(shù)D、以上都不對(duì)

4、系統(tǒng)總線中的數(shù)據(jù)線、地址線、控制線是根據(jù)（）來(lái)劃分的。

A、總線所處的位置B、總線的傳輸方向

C、總線傳輸?shù)膬?nèi)容D、總線的材料

5、總線的仲裁可采用兩種不同的方式，它們分別是（）

A、集中式和分布式B、同步式和異步式C、動(dòng)態(tài)式和靜態(tài)式D、以上都不對(duì)

6、在集中式總線仲裁方式中，響應(yīng)時(shí)間最快的是（）

A、鏈?zhǔn)讲樵傿、計(jì)數(shù)器定時(shí)查詢C、獨(dú)立請(qǐng)求D、分組鏈?zhǔn)讲樵?/p>

7、在計(jì)數(shù)器定時(shí)查詢方式下，正確的描述是（）

A、總線設(shè)備的優(yōu)先級(jí)可變B、越挨近控制器的設(shè)各，優(yōu)先級(jí)越高

C、各設(shè)備的優(yōu)先級(jí)相等D、對(duì)硬件電路故障敏感

8、為了對(duì)n各設(shè)備使用總線的請(qǐng)求進(jìn)行仲裁，如果使用獨(dú)立請(qǐng)求方式，則需要（）根

控制線v

A、nB、［ogn,2C、2nD、3

9、在鏈?zhǔn)讲樵兎绞较?，若有N個(gè)設(shè)備，貝1」（）

A、只需一條總線請(qǐng)求線B、需要N條總線請(qǐng)求先

C、視情況而定，可能一條，可能N條D、以上說(shuō)法都不對(duì)

10、總線的通信控制主要解決（）問(wèn)題。

A、由哪個(gè)設(shè)備占用總線B、通信雙方如何獲知傳輸開(kāi)始和結(jié)束

C、通信過(guò)程中雙方如何協(xié)調(diào)配合D、B和C

11、在手術(shù)過(guò)程中，醫(yī)生洛手伸出，等護(hù)士將手術(shù)刀遞上，待醫(yī)生握緊后，護(hù)士才松手，如

果把醫(yī)生和護(hù)士看做兩個(gè)通信模塊，上述動(dòng)作相當(dāng)于（）o

A、同步通信B、異步通信的全互鎖方式C、異步通信的半互鎖方式

D、異步通信的無(wú)互鎖方式

其他

1、計(jì)算機(jī)的外部設(shè)備指（）

A、輸入/輸出設(shè)備B、外存儲(chǔ)器C、輸入/輸出和外存儲(chǔ)器D、以上均不正確

2、在統(tǒng)一編址的方式下，存儲(chǔ)單元和I/O設(shè)備是靠（）來(lái)區(qū)分的。

A、不同的地址碼B、不同的地址線C、不同的指令D、不同的數(shù)據(jù)線

3、在獨(dú)立編址的方式下，存儲(chǔ)單元和I/O設(shè)備是靠（）來(lái)區(qū)分的。

A、不同的地址碼B、不同的地址線C、不同的指令D、不同的數(shù)據(jù)線

4、隱指令指（）

A、操作數(shù)隱含在操作碼中的指令B、在一個(gè)機(jī)器周期里完成全部操作的指令

C、隱含地址碼的指令D、指令系統(tǒng)中沒(méi)有的指令

5、中斷響應(yīng)是在（）

A、一條指令執(zhí)行開(kāi)始B、一條指令執(zhí)行中間C、一條指令執(zhí)行之末

D、一條指令執(zhí)行的任何時(shí)刻

6、在DMA方式中，周期竊取是竊取總線占用權(quán)的一個(gè)或者多個(gè)（）

A、存取周期B、指令周期C、CPU周期D、總線周期

7、DMA方式的接口電路中有程序中斷部件，其作用是（）

A、實(shí)現(xiàn)數(shù)據(jù)傳送B、向CPU提供總線使用權(quán)

C、向CPU提出傳輸結(jié)束D、發(fā)出中斷請(qǐng)求

8、在DMA傳送方式中，發(fā)出DMA請(qǐng)求的是（）

A、外部設(shè)備B、DMA控制器C、CPUD、主存

9、主機(jī)與外設(shè)傳輸數(shù)據(jù)時(shí)，采用（）對(duì)CPU打攪至少。A、

程序中斷控制傳送B、DMA控制傳送

C、程序查詢控制傳送D、通道控制傳送

10、活動(dòng)頭磁盤(pán)存儲(chǔ)器的找道時(shí)間通常是指（)

A、最大找道時(shí)間B、最小找道時(shí)間

C、最大找道時(shí)間與最小找道時(shí)間的平均值D、最大找道時(shí)間與最

小找道時(shí)間之和

II、周期挪用法用于（）方式的數(shù)據(jù)傳送方法中。

A、程序中斷B、DMAC、程序瓷詢D、通道

1、在串行進(jìn)位的并行加法器中，影響加法器運(yùn)算速度的關(guān)鍵因素是（C）。

A、門(mén)電路的級(jí)延時(shí)

B、元器件速度

C、進(jìn)位傳遞延時(shí)

D、各位加法器速度的不同

2、補(bǔ)碼的加減法是指（C）

A、操作數(shù)用補(bǔ)碼表示,兩數(shù)相加減，符號(hào)位單獨(dú)處理，減法用加法代替

B、操作數(shù)用補(bǔ)碼表示，符號(hào)位和數(shù)值位一起參加運(yùn)算，結(jié)果的符號(hào)與加減相同

C、操作數(shù)用補(bǔ)碼表示,連同符號(hào)位直接相加減，減某數(shù)用加某負(fù)數(shù)的補(bǔ)碼代替，結(jié)

果的符號(hào)在運(yùn)算中形成

D、操作數(shù)用補(bǔ)碼表示，由數(shù)符決定兩數(shù)的操作，符號(hào)?位單獨(dú)處理

3、在定點(diǎn)機(jī)中執(zhí)行算術(shù)運(yùn)算時(shí)會(huì)產(chǎn)生溢出，其原因是（D）

A、主存容量不夠B、操作數(shù)過(guò)大C、操作數(shù)地址過(guò)大D、運(yùn)算結(jié)果無(wú)法表示4、

4片74181ALU和1片74182CLA相配合，具有（D）傳遞功能。

A、串行進(jìn)位

B、組內(nèi)并行進(jìn)位，組間串行進(jìn)位

C、組內(nèi)串行進(jìn)位，組件并行進(jìn)位

D、組內(nèi)、組間均為并行進(jìn)位

5、某計(jì)算機(jī)存儲(chǔ)器按字（16位）編址，每取出一條指令后PC值自動(dòng)加1,說(shuō)明其指令

長(zhǎng)發(fā)是（B）

A、1字節(jié)B、2字節(jié)C、3字節(jié)D、4字節(jié)

6、在寄存器間接尋址方式中，操作數(shù)應(yīng)在（D）中。

A、寄存器B、堆棧棧頂C、累加器D、主存單元

7、程序控制類(lèi)指令的功能是（A）

A、改變程序執(zhí)行順序B、進(jìn)行主存和CPU之間的數(shù)據(jù)傳送

C、進(jìn)行CPU和外設(shè)之間的數(shù)據(jù)傳送D、控制進(jìn)、出棧操作

8、以下器件中存取速度最快的是（A）

A、CacheB、主存C、寄存器D、磁盤(pán)

9、存儲(chǔ)器容量為32Kxi6,則（C）

A、地址線為16根.數(shù)據(jù)線為32根B、地址線為32根，數(shù)據(jù)線為16根

C、地址線為15根，數(shù)據(jù)線為16根D、地址線為16根，數(shù)據(jù)線為15根

10、通常計(jì)算機(jī)的主存儲(chǔ)器可采用（A）

A、RAM和ROMB、ROMC、RAMD、RAM或者ROM

11、指令寄存器的位數(shù)取決于（B）

A、存儲(chǔ)器的容量B、指令字長(zhǎng)C、機(jī)器字長(zhǎng)D、存儲(chǔ)字長(zhǎng)

12、微操作信號(hào)發(fā)生器的作用是（D）

A、從主存中取出指令B、完成指令操作碼的分析功能C、產(chǎn)生控制時(shí)序

D、產(chǎn)生各種微操作控制信號(hào)

13、在微程序控制器中，機(jī)器指令與微指令的關(guān)系是（B）

A、每一條機(jī)器指令由一條微指令來(lái)執(zhí)行

B、一條機(jī)器指令需要若干條微指令來(lái)解釋執(zhí)行

C、一段機(jī)器指令組成的程序可由一個(gè)微程序來(lái)執(zhí)行

D、每一條微指令由一條機(jī)器指令來(lái)解釋執(zhí)行

14、DMA方式是在（A）之間建立一條直接數(shù)據(jù)通路。

A、I/O設(shè)備和主存B、兩個(gè)I/O設(shè)備C、I/O設(shè)備和CPUD、

CPU和主存

15、在集中式總線控制中，（C）方式響應(yīng)時(shí)間最快。

A、鏈?zhǔn)讲樵傿、計(jì)數(shù)器定時(shí)杳詢C、獨(dú)立請(qǐng)求D、不能確定

二、填空題（每空1分，共10分）1、主機(jī)由CPU和內(nèi)存儲(chǔ)器組成.

2、8位補(bǔ)碼定點(diǎn)整數(shù)所能表示的絕對(duì)值最大的負(fù)數(shù)的值是-128。

3、在浮點(diǎn)數(shù)中，當(dāng)數(shù)據(jù)的絕對(duì)值太小，以至于小于所能表示的數(shù)據(jù)時(shí)，稱為浮點(diǎn)數(shù)的

下溢。

4、在變址尋址方式中，若變址寄存器的內(nèi)容是4E3cH,指令中的形式地址是63H,

則它對(duì)應(yīng)的有效地址是4E9FH。

5、在雙符號(hào)位判斷溢出的方案中，浮現(xiàn)正溢出時(shí)，雙符號(hào)位應(yīng)當(dāng)為01o

6、動(dòng)態(tài)半導(dǎo)體存儲(chǔ)器的刷新普通有集中刷新、分散刷新和異步刷新三種方式。

7、微程序控制的計(jì)算機(jī)中，控制存儲(chǔ)器CM是用來(lái)存放微程序的。

8、微指令分為垂直型微指令和水平微指令。

1、存儲(chǔ)程序的基本含義是將編好的程序和原始數(shù)據(jù)事先存入主存中。（y）

2、利用大規(guī)模集成電路技術(shù)把計(jì)算機(jī)的運(yùn)算部件和控制部件做在一塊集成電路芯片

上，這樣的芯片叫做單片機(jī)。（x）

3、若［X］補(bǔ)習(xí)Y］補(bǔ)，則|X|>|Y。|（x）

4、浮點(diǎn)數(shù)的取值范圍由階碼的位數(shù)決定，而浮點(diǎn)數(shù)的精度由尾數(shù)的位數(shù)決定。

（y）

5、在一條機(jī)器指令中可能浮現(xiàn)不止一種尋址方式。（y）

6、浮點(diǎn)數(shù)對(duì)階的原則是：大階向小階看齊。（x）

7、存儲(chǔ)周期是指啟動(dòng)?次存儲(chǔ)器操作到完成該操作所需的時(shí)間。（x）

8、斷電后，RAM中的數(shù)據(jù)不會(huì)丟失。（x）

9、指令周期又稱為CPU周期。（y）

10、微指令的操作控制字段采用字段編碼時(shí)，相容的微命令應(yīng)安排在同一段中。

（x）

二、簡(jiǎn)答題：

I.說(shuō)明計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)。

計(jì)算機(jī)系統(tǒng)打分為：微程序機(jī)器級(jí)，普通機(jī)器級(jí)（或者稱機(jī)器語(yǔ)言級(jí)），操作系統(tǒng)級(jí)，匯編

語(yǔ)言級(jí)，高級(jí)語(yǔ)言級(jí)。

DRAM存儲(chǔ)器為什么要刷新？DRAM存儲(chǔ)器采用何種方式刷新？有哪幾種常用的刷新方

式？

DRAM存儲(chǔ)元是通過(guò)柵極電容存儲(chǔ)電荷來(lái)暫存信息。由于存儲(chǔ)的信息電荷終究是有泄漏的,

電荷數(shù)又不能像SRAM存儲(chǔ)元那樣由電源經(jīng)負(fù)載管來(lái)補(bǔ)充，時(shí)間一長(zhǎng)，信息就會(huì)丟失。

為此必須設(shè)法由外界按一定規(guī)律給柵極充電，按需要補(bǔ)給柵極電容的信息電荷，此過(guò)程叫“刷

新”。

DRAM采用讀出方式進(jìn)行刷新。因?yàn)樽x出過(guò)程中恢復(fù)了存儲(chǔ)單元的MOS柵極電容電荷，

并保持原單元的內(nèi)容，所以讀出過(guò)程就是再生過(guò)程。

常用的刷新方式由三種：集中式、分散式、異步式「

什么是閃速存儲(chǔ)器？它有哪些特點(diǎn)？

閃速存儲(chǔ)相是高密度、非易失性的讀/寫(xiě)半導(dǎo)體存儲(chǔ)器。從原理上看，它屬于ROM型存儲(chǔ)

器，但是它又可隨機(jī)改寫(xiě)信息：從功能上看，它又相當(dāng)于RAM,所以傳統(tǒng)ROM與RAM的

定義和劃分己失去意義。于是它是一種全新的存儲(chǔ)器技術(shù)。

閃速存儲(chǔ)器的特點(diǎn)：（I）固有的非易失性，（2）便宜的高密度，（3）可直接執(zhí)行，（4）固態(tài)性能。

12、cache與主存之間的地址映射有哪幾種方式？

全相連映射，直接映射，組相連映射

14、總線有哪幾種仲裁方式？

集中式多采用CPU為仲拉器，可以實(shí)現(xiàn)計(jì)數(shù)器式查詢、鏈?zhǔn)讲樵?、?dú)立查詢二種方式，

分布式仲裁的仲裁器為各人參預(yù)的主設(shè)備，實(shí)現(xiàn)所謂“比大小”的仲裁方式，最終獲勝的主設(shè)

備獲得BUS的使用權(quán)。

1、什么是微命令？什么是微操作？（5分）

答：微命令控制部件通過(guò)控制線向執(zhí)行部件發(fā)出的各種控制命令微操作執(zhí)行部件接

受微命令后所進(jìn)行的操作

2、簡(jiǎn)述RISC的設(shè)計(jì)思想？（5分）

答：RISC構(gòu)架的指令格式和長(zhǎng)度通常是固定的、且指令和尋址方式少而簡(jiǎn)單、大多數(shù)

指令在一個(gè)周期內(nèi)就可以執(zhí)行完畢，RISC在結(jié)構(gòu)設(shè)計(jì)上是一個(gè)載入/存儲(chǔ)的構(gòu)架，惟獨(dú)

載入和存儲(chǔ)指令可以訪問(wèn)存儲(chǔ)器，數(shù)據(jù)處埋指令只對(duì)寄存器的內(nèi)容進(jìn)行操作。為了加速

程序的運(yùn)算，RISC會(huì)設(shè)定多組的寄存器，并且指定特殊用途的寄存器。

3、微程序控制器和硬布線控制器哪?種速度更快？為什么？（5分）

答：硬布線控制器比微程序控制器快，因?yàn)橛膊季€挖制器減少了從控制存儲(chǔ)器讀取微指

令的時(shí)間。

4、串行總線和并行總線有什么區(qū)別？各合用于什么場(chǎng)合？（5分）

答：并行總線，速度快，傳輸距離很短。市行總線.速度相對(duì)來(lái)說(shuō)慢，但是傳輸距離

很長(zhǎng)?？梢赃x擇串性的話普通選擇串行，現(xiàn)在的技術(shù)串行的傳輸速率還是相當(dāng)?shù)目斓模?/p>

都可以滿足使用。特殊設(shè)備除外，例如12864液晶屏和單片機(jī)的數(shù)據(jù)接口。

I.在寄存器一寄存器型，寄存器一存儲(chǔ)器型和存儲(chǔ)器一存儲(chǔ)器型三類(lèi)指令中，哪種指令的

執(zhí)行時(shí)間最長(zhǎng)？哪種指令的執(zhí)行時(shí)間最短？為什么？

寄存器-寄存器型執(zhí)行速度最快,存儲(chǔ)器-存儲(chǔ)器型執(zhí)行速度最慢。因?yàn)榍罢卟僮鲾?shù)在寄存

器中，后者操作數(shù)在存儲(chǔ)器中，而訪問(wèn)一次存儲(chǔ)器所需的時(shí)間普通比訪問(wèn)一次寄存器所

需時(shí)間長(zhǎng)。

2.簡(jiǎn)述CPU的主要功能c

CPU主要有以下四方面的功能：（1）指令控制程序的順序控制，稱為指令控制。

（2）操作控制CPU管理并產(chǎn)生由內(nèi)存取出的每條指令的操作信號(hào)，把各種操作信號(hào)送

往相應(yīng)部件，從而控制這些部件按指令的要求進(jìn)行動(dòng)作。

(3)時(shí)間控制對(duì)各種操作實(shí)施時(shí)間上的控制，稱為時(shí)間控制。

(4)數(shù)據(jù)加工對(duì)數(shù)據(jù)進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算處理，完成數(shù)據(jù)的加工處理。

5.什么是指令周期？什么是機(jī)器周期？什么是時(shí)鐘周期？三者之間的關(guān)系如何？

指令周期是完成一條指令所需的時(shí)間。包括取指令、分析指令和執(zhí)行指令所需的全部時(shí)

間。

機(jī)器周期也稱為CPU周期，是指被確定為指令執(zhí)行過(guò)程中的歸一化基準(zhǔn)時(shí)間，通常等

于取指時(shí)間(或者訪存時(shí)間)

時(shí)鐘周期是時(shí)鐘頻率的倒數(shù)，也可稱為節(jié)拍脈沖或者T周期，是處理操作的最基本單位。

一個(gè)指令周期由若干