計算機體系結(jié)構(gòu)考試范圍

第1章計算機系統(tǒng)結(jié)構(gòu)基礎(chǔ)概念名詞解釋:計算機系統(tǒng)結(jié)構(gòu)概念:Amdahl提出系統(tǒng)結(jié)構(gòu)傳統(tǒng)機器語言級程序員所看到計算機屬性計算機系統(tǒng)結(jié)構(gòu),計算機組成,計算機實現(xiàn)三者關(guān)系計算機系統(tǒng)結(jié)構(gòu):計算機系統(tǒng)軟、硬件界面即機器語言程序員所看到傳統(tǒng)機器級所含有屬性計算機組成:計算機系統(tǒng)結(jié)構(gòu)邏輯實現(xiàn),包含物理機器級中數(shù)據(jù)流和控制流組成以及邏輯設(shè)計等。著眼于:物理機器級內(nèi)各事件排序方法與控制方法、各部件功效以及各部件之間聯(lián)絡(luò)。計算機實現(xiàn):計算機組成物理實現(xiàn),包含處理機、主存等部件物理結(jié)構(gòu),器件集成度和速度,模塊、插件、底板劃分與連接,信號傳輸,電源、冷卻及整機裝配技術(shù)等。著眼于:器件技術(shù)（起主導(dǎo)作用）、微組裝技術(shù)。一個體系結(jié)構(gòu)能夠有多個組成。一個組成能夠有多個物理實現(xiàn)。系列機:由同一廠家生產(chǎn)含有相同系統(tǒng)結(jié)構(gòu)、但含有不一樣組成和實現(xiàn)一系列不一樣型號計算機。比如,IBM企業(yè)IBM370系列,Intel企業(yè)x86系列等。計算題:Amdahl定律:加緊某部件實施速度所能取得系統(tǒng)性能加速比,受限于該部件實施時間占系統(tǒng)中總實施時間百分比（P7頁）。向上（下）兼容:按某檔機器編制程序,不加修改就能運行于比它高（低）檔機器。向前（后）兼容:按某個時期投入市場某種型號機器編制程序,不加修改地就能運行于在它之前（后）投入市場機器。向后兼容是系列機根本特征。兼容機:由不一樣企業(yè)廠家生產(chǎn)含有相同系統(tǒng)結(jié)構(gòu)計算機。并行性:計算機系統(tǒng)在同一時刻或者同一時間間隔內(nèi)進行多個運算或操作。只要在時間上相互重合,就存在并行性。同時性:兩個或兩個以上事件在同一時刻發(fā)生。并發(fā)性:兩個或兩個以上事件在同一時間間隔內(nèi)發(fā)從實施程序角度來看,并行性等級從低到高可分為:（1）指令內(nèi)部并行:單條指令中各微操作之間并行。（2）指令級并行:并行實施兩條或兩條以上指令。（3）線程級并行:并行實施兩個或兩個以上線程。通常是以一個進程內(nèi)派生多個線程為調(diào)度單位。（4）任務(wù)級或過程級并行:并行實施兩個或兩個以上過程或任務(wù)（程序段）以子程序或進程為調(diào)度單元。（5）作業(yè)或程序級并行:并行實施兩個或兩個以上作業(yè)或程序。填空題:提升并行性技術(shù)路徑:a時間重合b資源反復(fù)c資源共享緊密耦合和松散耦合（P23頁）了解第2章計算機指令集結(jié)構(gòu)簡答題:增強CISC指令功效關(guān)鍵是從以下多個方面著手:面向目標程序增強指令功效a增強運算型指令功效;b增強數(shù)據(jù)傳送指令功效;c增強程序控制指令功效,豐富程序控制指令為編程提供了多個選擇。CISC指令集結(jié)構(gòu)存在問題（1）多種指令使用頻度相差懸殊（2）指令集龐大,指令條數(shù)很多,很多指令功效又很復(fù)雜,使得控制器硬件非常復(fù)雜。造成問題:a占用了大量芯片面積（如占用CPU芯片總面積二分之一以上）,給VLSI設(shè)計造成很大困難;b增加了研制時間和成本,輕易造成設(shè)計錯誤。（3）很多指令因為操作繁雜,其CPI值比較大,實施速度慢。采取這些復(fù)雜指令有可能使整個程序?qū)嵤r間反而增加。（4）因為指令功效復(fù)雜,規(guī)整性不好,不利于采取流水技術(shù)來提升性能。設(shè)計RISC機器遵照標準（1）指令條數(shù)少而簡單。只選擇使用頻度很高指令,在此基礎(chǔ)上補充部分最有用指令。（2）采取簡單而又統(tǒng)一指令格式,并降低尋址方法;指令字長都為32位或64位。（3）指令實施在單個機器周期內(nèi)完成。(采取流水線機制)（4）只有l(wèi)oad和store指令才能訪問存放器,其她指令操作都是在寄存器之間進行。（即采取load-store結(jié)構(gòu)）（5）大多數(shù)指令都采取硬連邏輯來實現(xiàn)。（6）強調(diào)優(yōu)化編譯器作用,為高級語言程序生成優(yōu)化代碼。（7）充足利用流水技術(shù)來提升性能。名詞解釋:數(shù)據(jù)表示:是計算機硬件能夠直接識別、指令集能夠直接調(diào)用數(shù)據(jù)類型。全部數(shù)據(jù)類型中最常見、相對比較簡單、用硬件實現(xiàn)比較輕易多個MIPS寄存器（了解）P43頁MIPS數(shù)據(jù)尋址方法有那四種？寄存器尋址、立刻數(shù)尋址、偏移量尋址、寄存器間接尋址哈弗曼編碼方法計算（1）碼長表示法（2）碼點表示法第3章流水線技術(shù)名詞解釋:什么是流水線？把一個反復(fù)過程分解為若干個子過程,每個子過程由專門功效部件來實現(xiàn)。把多個處理過程在時間上錯開,依次經(jīng)過各功效段,這么,每個子過程就能夠與其她子過程并行進行流水技術(shù)特點（1）流水線把一個處理過程分解為若干個子過程（段）,每個子過程由一個專門功效部件來實現(xiàn)。（2）流水線中各段時間應(yīng)盡可能相等,不然將引發(fā)流水線堵塞、斷流。時間長段將成為流水線瓶頸。（3）流水線每一個功效部件后面都要有一個緩沖寄存器（鎖存器）,稱為流水寄存器。作用:在相鄰兩段之間傳送數(shù)據(jù),以確保提供后面要用到數(shù)據(jù),并把各段處理工作相互隔離。（4）流水技術(shù)適合于大量反復(fù)時序過程,只有在輸入端不停地提供任務(wù),才能充足發(fā)揮流水線效率。（5）流水線需要有經(jīng)過時間和排空時間。經(jīng)過時間:第一個任務(wù)從進入流水線到流出結(jié)果所需時間。排空時間:最終一個任務(wù)從進入流水線到流出結(jié)果所需時間。填空題:從不一樣角度和見解,把流水線分成多個不一樣種類。（1）單功效流水線與多功效流水線（根據(jù)流水線所完成功效來分類）單功效流水線:只能完成一個固定功效流水線。多功效流水線:流水線各段能夠進行不一樣連接,以實現(xiàn)不一樣功效。（2）靜態(tài)流水線與動態(tài)流水線（根據(jù)同一時間內(nèi)各段之間連接方法對多功效流水線做深入分類）（3）部件級、處理機級及處理機間流水線（根據(jù)流水等級來進行分類）a部件級流水線（運算操作流水線）;b處理機級流水線（指令流水線）;c處理機間流水線（宏流水線）;（4）線性流水線與非線性流水線（根據(jù)流水線中是否有反饋回路來進行分類）（5）次序流水線與亂序流水線（依據(jù)任務(wù)流入和流出次序是否相同來進行分類）流水線相關(guān)有3種類型:a數(shù)據(jù)相關(guān)（也稱真數(shù)據(jù)相關(guān)）、b名相關(guān)、c控制相關(guān)P71—72頁流水線沖突有3種類型:a結(jié)構(gòu)沖突:因硬件資源滿足不了指令重合實施要求而發(fā)生沖突。b數(shù)據(jù)沖突:當(dāng)指令在流水線中重合實施時,因需要用到前面指令實施結(jié)果而發(fā)生沖突。c控制沖突:流水線碰到分支指令和其她會改變PC值指令所引發(fā)沖突。計算題:流水線性能指標:吞吐率、加速比、效率P61—65頁第5章存放層次名詞解釋:什么叫字塊放置技術(shù)1、Cache－主存”與“主存－輔存”層次區(qū)分P157—158頁2、映象規(guī)則a全相聯(lián)映象特點:空間利用率最高,沖突概率最低,實現(xiàn)最復(fù)雜。b直接映象特點:空間利用率最低,沖突概率最高,實現(xiàn)最簡單。c組相聯(lián)映象P159—160頁3、關(guān)鍵替換算法有三種P163頁（了解）a法優(yōu)點:實現(xiàn)簡單b優(yōu)異先出法（FIFO）c最近最少使使用方法LRU選擇近期最少被訪問塊作為被替換塊。（實現(xiàn)比較困難）實際上:選擇最久沒有被訪問過塊作為被替換塊。優(yōu)點:失效率低。LRU和法失效率比較4、降低三種失效方法a強制性失效:增加塊大小,預(yù)?。ū旧順O少）b容量失效:增加容量（抖動現(xiàn)象）c沖突失效:提升相聯(lián)度（理想情況:全相聯(lián)）5、Cache優(yōu)化技術(shù)總結(jié)P201頁優(yōu)化技術(shù)失效率失效開銷命中時間硬件復(fù)雜度說明增加塊大小+-

0實現(xiàn)輕易;Pentium4第二級Cache采取了128B塊增加Cache容量+

被廣泛采取,尤其是第二級Cache提升相聯(lián)度+

-1被廣泛采取VictimCache+

2AMDAthlon采取了8個項VictimCache偽相聯(lián)Cache+

2MIPSR10000第二級Cache采取硬件預(yù)取指令和數(shù)據(jù)+

2～3很多機器預(yù)取指令,UltraSPARCⅢ預(yù)取數(shù)據(jù)優(yōu)化技術(shù)失效率失效開銷命中時間硬件復(fù)雜度說明編譯器控制預(yù)取+

3需同時采取非阻塞Cache;有多個微處理器提供了對這種預(yù)取支持用編譯技術(shù)降低Cache失效次數(shù)+

0向軟件提出了新要求;有些機器提供了編譯器選項使讀失效優(yōu)先于寫+-1在單處理機上實現(xiàn)輕易,被廣泛采取寫緩沖歸并

+

1與寫直達適用,廣泛應(yīng)用,比如21164,UltraSPARCⅢ盡早重開啟和關(guān)鍵字優(yōu)先

+

2被廣泛采取非阻塞Cache+

3在支持亂序?qū)嵤〤PU中使用優(yōu)化技術(shù)失效率失效開銷命中時間硬件復(fù)雜度說明兩級Cache

+2硬件代價大;兩級Cache塊大小不一樣時實現(xiàn)困難;被廣泛采取容量小且結(jié)構(gòu)簡單Cache-

+0實現(xiàn)輕易,被廣泛采