DSP原理及應用(鄒彥)第8章 27C54x的硬件設計

1、2020年8月15日,DSP原理及應用,1,第8章 TMS320C54x的硬件設計,內(nèi)容提要 DSP系統(tǒng)的硬件設計，在設計思路和資源組織上與一般的CPU和MCU有所不同。本章主要介紹基于TMS320C54x芯片的DSP系統(tǒng)硬件設計，內(nèi)容有： 硬件設計概述 DSP系統(tǒng)的基本設計 DSP的電平轉(zhuǎn)換電路設計 DSP存儲器和I/O的擴展 DSP與A/D和D/A轉(zhuǎn)換器的接口 DSP系統(tǒng)的硬件設計實例 首先介紹硬件設計概述，給出DSP系統(tǒng)硬件設計過程；然后介紹DSP系統(tǒng)的基本設計和電平轉(zhuǎn)換電路設計。在基本設計中，講述了DSP芯片的電源電路、復位電路和時鐘電路的設計方法，并在此基礎上介紹了電平轉(zhuǎn)換電路；接著

2、介紹了存儲器和I/O的擴展以及DSP與數(shù)/模、模/數(shù)轉(zhuǎn)換器的接口；最后通過兩個設計實例，介紹了DSP芯片應用系統(tǒng)的設計、調(diào)試和開發(fā)過程。,2020年8月15日,DSP原理及應用,2,第8章 TMS320C54x的硬件設計,8.1 硬件設計概述 8.2 DSP系統(tǒng)的基本設計 8.3 DSP的電平轉(zhuǎn)換電路設計 8.4 DSP存儲器和I/O的擴展 8.5 DSP與A/D和D/A轉(zhuǎn)換器的接口 8.6 DSP系統(tǒng)的硬件設計實例,2020年8月15日,DSP原理及應用,3,第8章 TMS320C54x的硬件設計,8.1 硬件設計概述,DSP系統(tǒng)的硬件設計又稱為目標板設計，是在考慮算法需求、成本、體積和功耗

3、核算的基礎上完成的，一個典型的DSP目標板主要包括：,DSP芯片及DSP基本系統(tǒng) 程序和數(shù)據(jù)存儲器 數(shù)/模和模/數(shù)轉(zhuǎn)換器 模擬控制與處理電路 各種控制口和通信口 電源處理電路和同步電路,2020年8月15日,DSP原理及應用,4,第8章 TMS320C54x的硬件設計,8.1 硬件設計概述,一個典型的DSP目標板結(jié)構如下圖。,2020年8月15日,DSP原理及應用,5,第8章 TMS320C54x的硬件設計,8.1 硬件設計概述,系統(tǒng)硬件設計過程：,第一步：確定硬件實現(xiàn)方案；,在考慮系統(tǒng)性能指標、工期、成本、算法需求、體積和功耗核算等因素的基礎上，選擇系統(tǒng)的最優(yōu)硬件實現(xiàn)方案。,第二步：器件的選

4、擇；,一個DSP硬件系統(tǒng)除了DSP芯片外，,還包括ADC、DAC、存儲器、電源、邏輯控制、通信、人機接口、總線等基本部件。,2020年8月15日,DSP原理及應用,6,第8章 TMS320C54x的硬件設計,8.1 硬件設計概述,第二步：器件的選擇；, DSP芯片的選擇,選擇DSP芯片要綜合多種因素，折衷考慮。, 首先要根據(jù)系統(tǒng)對運算量的需求來選擇； 其次要根據(jù)系統(tǒng)所應用領域來選擇合適的DSP芯片； 最后要根據(jù)DSP的片上資源、價格、外設配置以及與其他元部件的配套性等因素來選擇。, ADC和DAC的選擇,A/D轉(zhuǎn)換器的選擇應根據(jù)采樣頻率、精度以及是否要求片上自帶采樣、多路選擇器、基準電源等因素

5、來選擇； D/A轉(zhuǎn)換器應根據(jù)信號頻率、精度以及是否要求自帶基準電源、多路選擇器、輸出運放等因素來選擇。,2020年8月15日,DSP原理及應用,7,第8章 TMS320C54x的硬件設計,8.1 硬件設計概述,第二步：器件的選擇；, 存儲器的選擇,常用的存儲器有SRAM、EPROM、E2PROM和FLASH等。 可以根據(jù)工作頻率、存儲容量、位長(8/16/32位)、接口方式(串行還是并行)、工作電壓(5V/3V)等來選擇。, 邏輯控制器件的選擇,系統(tǒng)的邏輯控制通常是用可編程邏輯器件來實現(xiàn)。 首先確定是采用CPLD還是FPGA； 其次根據(jù)自己的特長和公司芯片的特點選擇哪家公司的哪個系列的產(chǎn)品；

6、最后還要根據(jù)DSP的頻率來選擇所使用的PLD器件。,2020年8月15日,DSP原理及應用,8,第8章 TMS320C54x的硬件設計,8.1 硬件設計概述,第二步：器件的選擇；, 通信器件的選擇,通常系統(tǒng)都要求有通信接口。, 首先要根據(jù)系統(tǒng)對通信速率的要求來選擇通信方式。,一般串行口只能達到19kb/s，而并行口可達到1Mb/s以上，若要求過高可考慮通過總線進行通信；, 然后根據(jù)通信方式來選擇通信器件。, 總線的選擇,常用總線：PCI、ISA以及現(xiàn)場總線(包括CAN、3xbus等)。,可以根據(jù)使用的場合、數(shù)據(jù)傳輸要求、總線的寬度、傳輸頻率和同步方式等來選擇。,2020年8月15日,DSP原理

7、及應用,9,第8章 TMS320C54x的硬件設計,8.1 硬件設計概述,第二步：器件的選擇；, 人機接口,常用的人機接口主要有鍵盤和顯示器。, 通過與其他單片機的通信構成； 與DSP芯片直接構成。, 電源的選擇,主要考慮電壓的高低和電流的大小。,既要滿足電壓的匹配，又要滿足電流容量的要求。,2020年8月15日,DSP原理及應用,10,第8章 TMS320C54x的硬件設計,8.1 硬件設計概述,系統(tǒng)硬件設計過程：,第三步：原理圖設計；,從第三步開始就進入系統(tǒng)的綜合。在原理圖設計階段必須清楚地了解器件的特性、使用方法和系統(tǒng)的開發(fā)，必要時可對單元電路進行功能仿真。,第一步：確定硬件實現(xiàn)方案；,

8、第二步：器件的選擇；,2020年8月15日,DSP原理及應用,11,第8章 TMS320C54x的硬件設計,8.1 硬件設計概述,第三步：原理圖設計；,原理圖設計包括：, 系統(tǒng)結(jié)構設計 可分為單DSP結(jié)構和多DSP結(jié)構、并行結(jié)構和串行結(jié)構、全DSP結(jié)構和DSP/MCU混合結(jié)構等；, 模擬數(shù)字混合電路的設計 主要用來實現(xiàn)DSP與模擬混合產(chǎn)品的無逢連接。,包括信號的調(diào)理、A/D和D/A轉(zhuǎn)換電路、數(shù)據(jù)緩沖等。,2020年8月15日,DSP原理及應用,12,第8章 TMS320C54x的硬件設計,8.1 硬件設計概述,第三步：原理圖設計；,原理圖設計包括：, 存儲器的設計 是利用DSP的擴展接口進行數(shù)

9、據(jù)存儲器、程序存儲器和I/O空間的配置。, 通信接口的設計 電源和時鐘電路的設計 控制電路的設計 包括狀態(tài)控制、同步控制等。,在設計時要考慮存儲器映射地址、存儲器容量和存儲器速度等。,2020年8月15日,DSP原理及應用,13,第8章 TMS320C54x的硬件設計,8.1 硬件設計概述,系統(tǒng)硬件設計過程：,第三步：原理圖設計；,PCB圖的設計要求設計人員既要熟悉系統(tǒng)的工作原理，還要清楚布線工藝和系統(tǒng)結(jié)構設計。,第一步：確定硬件實現(xiàn)方案；,第二步：器件的選擇；,第四步：PCB設計；,第五步：硬件調(diào)試；,2020年8月15日,DSP原理及應用,14,第8章 TMS320C54x的硬件設計,8.

10、2 DSP系統(tǒng)的基本設計,一個完整的DSP系統(tǒng)通常是由DSP芯片和其他相應的外圍器件構成。,本節(jié)主要以TMS320C54x系列芯片為例，介紹DSP硬件系統(tǒng)的基本設計，包括:,電源電路 復位電路 時鐘電路,2020年8月15日,DSP原理及應用,15,第8章 TMS320C54x的硬件設計,8.2 DSP系統(tǒng)的基本設計,為了降低芯片功耗，C54x系列芯片大部分都采用低電壓設計，并且采用雙電源供電，即,8. 2. 1 電源電路的設計,內(nèi)核電源CVDD I/O電源DVDD,采用3.3V、2.5V，或1.8V電源； 采用3.3V供電。,2020年8月15日,DSP原理及應用,16,第8章 TMS320

11、C54x的硬件設計,8. 2. 1 電源電路的設計,內(nèi)核電源CVDD：采用1.8V。 主要為芯片的內(nèi)部邏輯提供電壓。 包括CPU、時鐘電路和所有的外設邏輯。,I/O電源DVDD：采用3.3V。 主要供I/O接口使用。,1.電源電壓和電流要求,為了獲得更好的電源性能，C5402芯片采用雙電源供電方式。,可直接與外部低壓器件接口，而無需額外的電平變換電路。,2020年8月15日,DSP原理及應用,17,第8章 TMS320C54x的硬件設計,理想情況下，兩電源應同時加電。 若不能做到同時加電，應先對DVDD加電，然后再對CVDD加電。,內(nèi)部靜電保護電路：,1.電源電壓和電流要求,C5402芯片的加

12、電次序：,要求: DVDD電壓不超過CVDD電壓2V； CVDD電壓不超過DVDD電壓0.5V。,2020年8月15日,DSP原理及應用,18,第8章 TMS320C54x的硬件設計,內(nèi)核電源CVDD所消耗的電流主要取決于CPU的激活度。,1.電源電壓和電流要求,C5402芯片的電流消耗主要取決于器件的激活度。,外設消耗的電流取決于正在工作的外設及其速度。,時鐘電路消耗一小部分電流，而且是恒定的，與CPU和外設的激活程度無關。,I/O電源DVDD消耗的電流取決于外部輸出的速度、數(shù)量以及輸出端的負載電容。,2020年8月15日,DSP原理及應用,19,第8章 TMS320C54x的硬件設計,8.

13、 2. 1 電源電路的設計,2.電源電壓的產(chǎn)生,DSP芯片采用的供電方式，主要取決于應用系統(tǒng)中提供什么樣的電源。在實際中，大部分數(shù)字系統(tǒng)所使用的電源可工作于5V或3.3V，因此有兩種產(chǎn)生芯片電源電壓的方案。,第一種方案：,5V電源通過兩個電壓調(diào)節(jié)器，分別產(chǎn)生3.3V和1.8V電壓。,第二種方案：,使用一個電壓調(diào)節(jié)器，產(chǎn)生1.8V電壓，而DVDD直接取自3.3V電源。,2020年8月15日,DSP原理及應用,20,第8章 TMS320C54x的硬件設計,8. 2. 1 電源電路的設計,3.電源解決方案,產(chǎn)生電源的芯片: Maxim公司：MAX604、MAX748； TI公司：TPS71xx、TP

14、S72xx、TPS73xx等系列。,這些芯片可分為: 線性穩(wěn)壓芯片,開關電源芯片, 使用方法簡單，電源紋波電壓較低，對系統(tǒng)的干擾較小，但功耗高。, 電源效率高，但電源所產(chǎn)生的紋波電壓較高，容易對系統(tǒng)產(chǎn)生干擾。,2020年8月15日,DSP原理及應用,21,第8章 TMS320C54x的硬件設計,3.電源解決方案,DSP系統(tǒng)電源方案有以下幾種：, 采用3.3V單電源供電,可選用TI公司的TPS7133、TPS7233和TPS7333； Maxim公司的MAX604、MAX748。, 采用可調(diào)電壓的單電源供電,可選用TI公司的TPS7101、TPS7201和TPS7301。, 采用雙電源供電,可選

15、用TI公司的TPS73HD301、TPS73HD325、TPS73HD318等芯片。,2020年8月15日,DSP原理及應用,22,第8章 TMS320C54x的硬件設計, 采用3.3V單電源供電,由MAX748芯片構成的電源。,電源電壓：3.3V 最大電流：2A,2020年8月15日,DSP原理及應用,23,第8章 TMS320C54x的硬件設計, 采用可調(diào)電壓的單電源供電,TI公司的TPS7101、TPS7201和TPS7301等芯片提供了可調(diào)節(jié)的輸出電壓，其調(diào)節(jié)范圍為1.2V9.75V，可通過改變兩個外接電阻阻值來實現(xiàn)。,2020年8月15日,DSP原理及應用,24,第8章 TMS320

16、C54x的硬件設計, 采用可調(diào)電壓的單電源供電,輸出電壓與外接電阻的關系式：,Vref為基準電壓，典型值為1.182V。R1和R2為外接電阻，通常所選擇的阻值使分壓器電流近似為7A。,輸出電壓V0與外電阻R1和R2的編程表:,2020年8月15日,DSP原理及應用,25,第8章 TMS320C54x的硬件設計, 采用雙電源供電,TI公司提供的雙電源芯片： TPS73HD301 TPS73HD325 TPS73HD318,固定的輸出電壓: 3.3V 可調(diào)的輸出電壓: 1.2V9.75V, 固定的輸出電壓: 3.3V和2.5V, 固定的輸出電壓: 3.3V和1.8V,每路電源的最大輸出電流為750

17、mA，并且提供兩個寬度為200ms的低電平復位脈沖。,2020年8月15日,DSP原理及應用,26,第8章 TMS320C54x的硬件設計, 采用雙電源供電,由TPS73HD318芯片組成的雙電源電路。,2020年8月15日,DSP原理及應用,27,第8章 TMS320C54x的硬件設計,8.2 DSP系統(tǒng)的基本設計,8. 2. 2 復位電路的設計,2020年8月15日,DSP原理及應用,28,第8章 TMS320C54x的硬件設計,8. 2. 2 復位電路的設計,C54x的復位分為軟件復位和硬件復位。 軟件復位：是通過執(zhí)行指令實現(xiàn)芯片的復位。 硬件復位：是通過硬件電路實現(xiàn)復位。 硬件復位有以

18、下幾種方法: 上電復位 手動復位 自動復位,2020年8月15日,DSP原理及應用,29,第8章 TMS320C54x的硬件設計,8. 2. 2 復位電路的設計,1. 上電復位電路,上電復位電路是利用RC電路的延遲特性來產(chǎn)生復位所需要的低電平時間。,由RC電路和施密特觸發(fā)器組成。,2020年8月15日,DSP原理及應用,30,第8章 TMS320C54x的硬件設計,1. 上電復位電路,上電瞬間,由于電容C上的電壓不能突變,使RS仍為低電平,芯片處于復位狀態(tài),同時通過電阻R對電容C進行充電,充電時間常數(shù)由R和C的乘積確定。,為了使芯片正常初始化，通常應保證RS低電平的時間至少持續(xù)3個外部時鐘周期

19、。但在上電后,系統(tǒng)的晶體振蕩器通常需要100200ms的穩(wěn)定期,因此由RC決定的復位時間要大于晶體振蕩器的穩(wěn)定期。,為了防止復位不完全，RC參數(shù)可選擇大一些。,2020年8月15日,DSP原理及應用,31,第8章 TMS320C54x的硬件設計,1. 上電復位電路,復位時間可根據(jù)充電時間來計算。,電容電壓：VC= VCC( 1-e-t/ ) 時間常數(shù)： = RC 復位時間：,設VC=1.5V為閾值電壓,選擇R = 100k,C = 4.7F,電源電壓VCC = 5V，可得復位時間t = 167ms。,隨后的施密特觸發(fā)器保證了低電平的持續(xù)時間至少為167ms，從而滿足復位要求。,2020年8月1

20、5日,DSP原理及應用,32,第8章 TMS320C54x的硬件設計,8. 2. 2 復位電路的設計,2.手動復位電路,手動復位電路是通過上電或按鈕兩種方式對芯片進行復位。,電路參數(shù)與上電復位電路相同。,當按鈕閉合時，電容C通過按鈕和R1進行放電，使電容C上的電壓降為0； 當按鈕斷開時，電容C的充電過程與上電復位相同，從而實現(xiàn)手動復位。,2020年8月15日,DSP原理及應用,33,第8章 TMS320C54x的硬件設計,8. 2. 2 復位電路的設計,3.自動復位電路,由于實際的DSP系統(tǒng)需要較高頻率的時鐘信號,在運行過程中極容易發(fā)生干擾現(xiàn)象，嚴重時可能會造成系統(tǒng)死機，導致系統(tǒng)無法正常工作。

21、 為了解決這種問題，除了在軟件設計中加入一些保護措施外，硬件設計還必須做出相應的處理。 目前，最有效的硬件保護措施是采用具有監(jiān)視功能的自動復位電路，俗稱“看門狗”電路。,2020年8月15日,DSP原理及應用,34,第8章 TMS320C54x的硬件設計,3.自動復位電路,自動復位電路除了具有上電復位功能外，還能監(jiān)視系統(tǒng)運行。 當系統(tǒng)發(fā)生故障或死機時可通過該電路對系統(tǒng)進行自動復位。,基本原理：是通過電路提供的監(jiān)視線來監(jiān)視系統(tǒng)運行。當系統(tǒng)正常運行時，在規(guī)定的時間內(nèi)給監(jiān)視線提供一個變化的高低電平信號，若在規(guī)定的時間內(nèi)這個信號不發(fā)生變化，自動復位電路就認為系統(tǒng)運行不正常，并對系統(tǒng)進行復位。,2020

22、年8月15日,DSP原理及應用,35,第8章 TMS320C54x的硬件設計,3.自動復位電路,自動復位電路的設計方案： 用555定時器和計數(shù)器組成； 采用專用的自動復位集成電路。 如Maxim公司的MAX706、MAX706R芯片。,MAX706R是一種能與具有3.3V工作電壓的DSP芯片相匹配的自動復位電路。,2020年8月15日,DSP原理及應用,36,第8章 TMS320C54x的硬件設計,3.自動復位電路,由MAX706R組成的自動復位電路如圖：,2020年8月15日,DSP原理及應用,37,第8章 TMS320C54x的硬件設計,3.自動復位電路,引腳6為系統(tǒng)提供的監(jiān)視信號CLK，

23、來自DSP芯片某個輸出端，是一個通過程序產(chǎn)生的周期不小于10Hz的脈沖信號。 引腳7為低電平復位輸出信號，是一個不小于1.6s的復位脈沖，用來對DSP芯片復位。,當DSP處于不正常工作時，由程序所產(chǎn)生的周期脈沖CLK將會消失,自動復位電路將無法接收到監(jiān)視信號，MAX706R芯片將通過引腳7產(chǎn)生復位信號，使系統(tǒng)復位，程序重新開始運行，強迫系統(tǒng)恢復正常工作。,2020年8月15日,DSP原理及應用,38,第8章 TMS320C54x的硬件設計,8.2 DSP系統(tǒng)的基本設計,8. 2. 3 時鐘電路的設計,時鐘電路用來為C54x芯片提供時鐘信號，由一個內(nèi)部振蕩器和一個鎖相環(huán)PLL組成，可通過芯片內(nèi)部

24、的晶體振蕩器或外部的時鐘電路驅(qū)動。,1.時鐘信號的產(chǎn)生,C54x時鐘信號的產(chǎn)生有兩種方法： 使用外部時鐘源； 使用芯片內(nèi)部的振蕩器。,2020年8月15日,DSP原理及應用,39,第8章 TMS320C54x的硬件設計,1.時鐘信號的產(chǎn)生,(1) 使用外部時鐘源,將外部時鐘信號直接加到DSP芯片的X2/CLKIN引腳，而X1引腳懸空。,外部時鐘源可以采用頻率穩(wěn)定的晶體振蕩器，具有使用方便，價格便宜，因而得到廣泛應用。,2020年8月15日,DSP原理及應用,40,第8章 TMS320C54x的硬件設計,1.時鐘信號的產(chǎn)生,(2)使用芯片內(nèi)部的振蕩器,在芯片的X1和X2/CLKIN引腳之間接入一

25、個晶體,用于啟動內(nèi)部振蕩器。,C1=C2=20pF,2020年8月15日,DSP原理及應用,41,第8章 TMS320C54x的硬件設計,2.鎖相環(huán)PLL,鎖相環(huán)PLL具有頻率放大和時鐘信號提純的作用，利用PLL的鎖定特性可以對時鐘頻率進行鎖定,為芯片提供高穩(wěn)定頻率的時鐘信號。 鎖相環(huán)還可以對外部時鐘頻率進行倍頻，使外部時鐘源的頻率低于CPU的機器周期，以降低因高速開關時鐘所引起的高頻噪聲。,C54x的鎖相環(huán)有兩種形式： 硬件配置的PLL： 軟件可編程PLL：,用于C541、C542、C543、C545和C546；,用于C545A、C546A、C548、C549、C5402、C5410和C54

26、20。,2020年8月15日,DSP原理及應用,42,第8章 TMS320C54x的硬件設計,2.鎖相環(huán)PLL,硬件配置的PLL是通過設定C54x的3個時鐘模式引腳(CLKMD1、CLKMD2和CLKMD3)的狀態(tài)來選擇時鐘方式。,(1) 硬件配置的PLL,上電復位時，C54x根據(jù)這三個引腳的電平，決定PLL的工作狀態(tài)，并啟動PLL工作。,2020年8月15日,DSP原理及應用,43,第8章 TMS320C54x的硬件設計,(1) 硬件配置的PLL,注意：, 時鐘方式的選擇方案是針對不同的 C54x芯片而言。, 停止工作方式等效于IDLE3省電方式。,2020年8月15日,DSP原理及應用,4

27、4,第8章 TMS320C54x的硬件設計,(1) 硬件配置的PLL,進行硬件配置時，其工作頻率的是固定的。 若不使用PLL，則對內(nèi)部或外部時鐘分頻，CPU的時鐘頻率等于內(nèi)部振蕩器頻率或外部時鐘頻率的一半； 若使用PLL，則對內(nèi)部或外部時鐘倍頻，CPU的時鐘頻率等于內(nèi)部振蕩器或外部時鐘源頻率乘以系數(shù)N， 即 時鐘頻率 = (PLLN),2020年8月15日,DSP原理及應用,45,第8章 TMS320C54x的硬件設計,2.鎖相環(huán)PLL,軟件配置的PLL具有高度的靈活性。它是利用編程對時鐘方式寄存器CLKMD的設定，來定義PLL時鐘模塊中的時鐘配置。 軟件PLL的時鐘定標器提供各種時鐘乘法器系

28、數(shù)，并能直接接通和關斷PLL。 軟件PLL的鎖定定時器可以用于延遲轉(zhuǎn)換PLL的時鐘方式，直到鎖定為止。,(2) 軟件配置的PLL,2020年8月15日,DSP原理及應用,46,第8章 TMS320C54x的硬件設計,(2) 軟件配置的PLL, 時鐘方式寄存器CLKMD,用來定義PLL時鐘模塊中的時鐘配置，為用戶提供各種時鐘乘系數(shù)，并能直接通斷PLL。,PLL乘數(shù),PLLMUL：為PLL的倍頻乘數(shù)，讀/寫位。 與PLLDIV和PLLNDIV一起決定PLL的頻率。,PLL除數(shù),PLLDIV：為PLL的分頻除數(shù)，讀/寫位。 與PLLMUL和PLL NDIV一起決定PLL的頻率。,PLL計數(shù)器,PLL

29、COUNT：PLL的減法計數(shù)器，讀/寫位。 用來對PLL開始工作到鎖定時鐘信號之前的一段時間進行計數(shù)定時，以保證頻率轉(zhuǎn)換的可靠性。,PLL通/斷位,PLLON/OFF：PLL的通/斷位，讀/寫位。 與PLLNDIV一起決定PLL是否工作。,時鐘發(fā)生器 選擇位,時鐘發(fā)生器 選擇位,PLLNDIV：時鐘發(fā)生器選擇位，讀/寫位。 用來決定時鐘發(fā)生器的工作方式。與PLLMUL和PLLDIV位同時定義頻率的乘數(shù)。,當PLLNDIV=0時，采用分頻DIV方式； 當PLLNDIV=1時，采用倍頻PLL方式。,PLLNDIV,PLL工作 狀態(tài)位,PLL工作 狀態(tài)位,PLL STATUS：PLL的工作狀態(tài)位，只

30、讀位。 用來指示時鐘發(fā)生器的工作方式。,當PLL STATUS=0時，時鐘發(fā)生器工作于分頻DIV方式； 當PLL STATUS=1時，時鐘發(fā)生器工作于倍頻PLL方式。,PLLSTATUS,2020年8月15日,DSP原理及應用,47,第8章 TMS320C54x的硬件設計,(2) 軟件配置的PLL, 軟件PLL的工作方式,通過軟件編程，可以使軟件PLL實現(xiàn)兩種工作方式：, PLL方式，即倍頻方式。 芯片的工作頻率等于輸入時鐘CLKIN乘以PLL的乘系數(shù)，共有31個乘系數(shù)，取值范圍為0.2515。, DIV方式，即分頻方式。 對輸入時鐘CLKIN進行2分頻或4分頻。,2020年8月15日,DSP

31、原理及應用,48,第8章 TMS320C54x的硬件設計,(2) 軟件配置的PLL, 軟件PLL的乘系數(shù),軟件PLL的乘系數(shù)可通過PLLNDIV、PLLDIV和PLLMUL的不同組合確定。,2020年8月15日,DSP原理及應用,49,第8章 TMS320C54x的硬件設計,(2) 軟件配置的PLL, 軟件PLL的乘系數(shù),根據(jù)PLLNDIV、PLLDIV和PLLMUL的不同組合，軟件PLL共有31個乘系數(shù)，分別為: 0.25、 0.5、 0.75、 1、 1.25、 1.5、 1.75、 2、 2.25、 2.5、 2.75、 3、 3.25、 3.5、 3.75、 4、 4.5、 5、 5.

32、5、 6、 6.5、 7、 7.5、 8、 9、 10、 11、 12、 13、 14、 15。,2020年8月15日,DSP原理及應用,50,第8章 TMS320C54x的硬件設計,(2) 軟件配置的PLL, 復位時鐘方式,當芯片復位后，時鐘方式寄存器CLKMD的值是由3個外部引腳(CLKMD1、CLKMD2和CLKMD3)的狀態(tài)設定，從而確定了芯片的時鐘方式。,C5402復位時設置的時鐘方式:,2020年8月15日,DSP原理及應用,51,第8章 TMS320C54x的硬件設計,(2) 軟件配置的PLL, 復位時鐘方式,通常，DSP系統(tǒng)的程序需要從外部低速EPROM中調(diào)入，可以采用較低工作

33、頻率的復位時鐘方式，待程序全部調(diào)入內(nèi)部快速RAM后，再用軟件重新設置CLKMD寄存器的值，使C54x工作在較高的頻率上。,例如，外部時鐘頻率為10MHz,CLKMD1CLKMD3=111,時鐘方式為2分頻。 復位后,工作頻率為10MHz2=5MHz。 用軟件重新設置CLKMD寄存器，就可以改變DSP的工作頻率,如設定CLKMD=9007H，則工作頻率為1010MHz=100MHz。,2020年8月15日,DSP原理及應用,52,第8章 TMS320C54x的硬件設計,(2) 軟件配置的PLL, 倍頻切換,若要改變PLL的倍頻，必須先將PLL的工作方式從倍頻方式(PLL方式)切換到分頻方式(DI

34、V方式)，然后再切換到新的倍頻方式。,實現(xiàn)倍頻切換的步驟：,步驟1：復位PLLNDIV，選擇DIV方式； 步驟2：檢測PLL的狀態(tài)，讀PLLSTATUS位； 步驟3：根據(jù)所要切換的倍頻，確定乘系數(shù)； 步驟4：由所需要的牽引時間，設置PLLCOUNT的當前值； 步驟5：設定CLKMD寄存器。,2020年8月15日,DSP原理及應用,53,第8章 TMS320C54x的硬件設計,(2) 軟件配置的PLL, 倍頻切換,【例8.2.1】 從某一倍頻方式切換到PLL1方式。,必須先從倍頻方式切換到分頻方式，然后再切換到PLL1方式。,其程序如下： STM #00H，CLKMD Status：LDM CL

35、KMD，A AND #01H，A BC Status，ANEQ STM #03EFH，CLKMD,；切換到DIV方式 ；測試PLLSTATUS位 ；若A0，則轉(zhuǎn)移，,；表明還沒有切換到DIV方式,；若A=0，則順序執(zhí)行， ；已切換到DIV方式,STM #03EFH，CLKMD ；切換到PLL1方式,注意：2分頻與4分頻之間也不能直接切換。,2020年8月15日,DSP原理及應用,54,第8章 TMS320C54x的硬件設計,8.3 DSP的電平轉(zhuǎn)換電路設計,5V CMOS、5V TTL和3.3V TTL電平的轉(zhuǎn)換標準：,1.各種電平的轉(zhuǎn)換標準,VOH: 輸出高電平的下限值； VOL: 輸出低電

36、平的上限值； VIH: 輸入高電平的下限值； VIL: 輸入低電平的上限值。,5V TTL和3.3V TTL: 轉(zhuǎn)換標準相同 5V CMOS和3.3V TTL: 存在電平匹配的問題,2020年8月15日,DSP原理及應用,55,第8章 TMS320C54x的硬件設計,8.3 DSP的電平轉(zhuǎn)換電路設計,一個系統(tǒng)同時存在3.3V和5V系列芯片時，必須考慮它們之間的電壓兼容性的問題。,2. 3.3V與5V電平轉(zhuǎn)換的形式, 3.3V的芯片是否能承受5V電壓； 驅(qū)動器件的輸出邏輯電平與負載器件要求的輸入邏輯電平是否匹配； 驅(qū)動電路允許輸出的最大電流是否大于負載器件所要求的輸入電流。,2020年8月15日

37、,DSP原理及應用,56,第8章 TMS320C54x的硬件設計,驅(qū)動器件與負載器件的接口條件,2. 3.3V與5V電平轉(zhuǎn)換的形式,2020年8月15日,DSP原理及應用,57,第8章 TMS320C54x的硬件設計,根據(jù)不同的應用場合，3.3V與5V電平轉(zhuǎn)換有四種形式:,2. 3.3V與5V電平轉(zhuǎn)換的形式,5V TTL器件驅(qū)動3.3V器件(LVC),3.3V TTL器件(LVC)驅(qū)動5V TTL器件,5V CMOS器件驅(qū)動3.3V器件(LVC),3.3V TTL器件(LVC)驅(qū)動5V CMOS器件,5V TTL,3.3V LVC,5V TTL,3.3V LVC,5V CMOS,3.3V LV

38、C,5V CMOS,3.3V LVC,2020年8月15日,DSP原理及應用,58,第8章 TMS320C54x的硬件設計,2. 3.3V與5V電平轉(zhuǎn)換的形式,(1) 5V TTL器件驅(qū)動3.3V TTL器件(LVC),電平轉(zhuǎn)換標準相同，接口電平匹配。 只要3.3V器件能承受5V電壓，并且滿足接口電流條件，可以直接連接驅(qū)動，否則需加驅(qū)動電路。,2020年8月15日,DSP原理及應用,59,第8章 TMS320C54x的硬件設計,2. 3.3V與5V電平轉(zhuǎn)換的形式,(2) 3.3V TTL器件(LVC)驅(qū)動5V TTL器件,電平轉(zhuǎn)換標準相同，并滿足接口電平條件。 只要滿足接口電流條件，可以直接連

39、接驅(qū)動，否則加驅(qū)動電路。,2020年8月15日,DSP原理及應用,60,第8章 TMS320C54x的硬件設計,2. 3.3V與5V電平轉(zhuǎn)換的形式,(3) 5V CMOS器件驅(qū)動3.3V TTL器件(LVC),電平轉(zhuǎn)換標準不相同的，但滿足接口電平的要求，即VOHVIH，VOLVIL。 只要采用能承受5V電壓的LVC器件，且滿足接口電流的要求，可以直接驅(qū)動，否則需加驅(qū)動電路。,2020年8月15日,DSP原理及應用,61,第8章 TMS320C54x的硬件設計,2. 3.3V與5V電平轉(zhuǎn)換的形式,(4) 3.3V TTL器件(LVC)驅(qū)動5V CMOS器件,電平轉(zhuǎn)換標準不相同，接口電平不滿足要求

40、。 不能直接驅(qū)動，需加入雙電源供電的接口電路,如: TI公司的SN74ALVC164245、SN74LVC4245等。,2020年8月15日,DSP原理及應用,62,第8章 TMS320C54x的硬件設計,8.3 DSP的電平轉(zhuǎn)換電路設計,3. DSP與外圍器件的接口,(1) DSP芯片與3V器件的接口,從目前的趨勢來看，使用低電壓的3V系列芯片已成為發(fā)展方向，所以在設計DSP系統(tǒng)時應盡量選用3V的芯片。這樣既可以設計成一個低功耗的系統(tǒng),也避免了混合系統(tǒng)設計中的電平轉(zhuǎn)換問題。 DSP與3V器件的接口比較簡單，由于兩者電平一致，可以直接驅(qū)動。如DSP芯片可以直接與3V的Flash存儲器連接。,2

41、020年8月15日,DSP原理及應用,63,第8章 TMS320C54x的硬件設計,3. DSP與外圍器件的接口,(2) DSP芯片與5V器件的接口,DSP與5V器件的接口屬于混合系統(tǒng)的設計。設計時要分析它們之間的電平轉(zhuǎn)換標準，是否滿足電壓的兼容性和接口條件。,以TMS320LC549與Am27C010EPROM接口為例，介紹接口設計的方法。, 分析電平轉(zhuǎn)換標準,電平轉(zhuǎn)換標準一致，C549到Am27C010單方向的地址線和信號線可以直接連接。 C549不能承受5V電壓，從Am27C010到C549方向的數(shù)據(jù)線不能直接連接，需加一個緩沖器。,2020年8月15日,DSP原理及應用,64,第8章

42、TMS320C54x的硬件設計,(2) DSP芯片與5V器件的接口, 緩沖器的選擇,可以選擇雙電壓供電的緩沖器，也可以選擇3.3V單電壓供電并能承受5V電壓的緩沖器，如選擇74LVC16245緩沖器。,74LVC16245器件是一個雙向收發(fā)器，可以用作2個8位或1個16位收發(fā)器。工作電壓為2.73.6V。,DIR：數(shù)據(jù)方向控制端。用來控制數(shù)據(jù)的傳輸方向。,2020年8月15日,DSP原理及應用,65,第8章 TMS320C54x的硬件設計,(2) DSP芯片與5V器件的接口, 接口電路,Am27C010是EPROM存儲器，數(shù)據(jù)總線是單向的，從Am27C010流向DSP芯片。,74LVC 162

43、45,2020年8月15日,DSP原理及應用,66,第8章 TMS320C54x的硬件設計,8.4 DSP存儲器和I/O的擴展,對于數(shù)據(jù)運算量和存儲容量要求較高的系統(tǒng)，在應用DSP芯片作為核心器件時,由于芯片自身的內(nèi)存和I/O資源有限，往往需要存儲器和I/O的擴展。,在進行DSP外部存儲器擴展之前，必須了解DSP片上存儲資源，并根據(jù)應用需求來擴展存儲空間。當片上存儲資源不能滿足系統(tǒng)設計的要求時，就需要進行外部存儲器擴展。,2020年8月15日,DSP原理及應用,67,第8章 TMS320C54x的硬件設計,8.4 DSP存儲器和I/O的擴展,外部存儲器主要分為兩類。, ROM RAM,包括EP

44、ROM、E2PROM和FLASH等。,分為靜態(tài)RAM(SRAM)和動態(tài)RAM(DRAM),ROM主要用于存儲用戶的程序和系統(tǒng)常數(shù)表,一般映射在程序存儲空間。,RAM常選擇速度較高的快速RAM,既可以用作程序空間的存儲器,也可以用作數(shù)據(jù)空間的存儲器。,2020年8月15日,DSP原理及應用,68,第8章 TMS320C54x的硬件設計,8.4 DSP存儲器和I/O的擴展,C54x的地址總線有1623條，芯片的型號不同其配置的地址總線也不同。 C5402芯片共有20根地址線，最多可以擴展1M字外部程序存儲空間，其中高4位地址線(A19A16)是受XPC寄存器控制。 擴展程序存儲器時,除了考慮地址空

45、間分配外,關鍵是存儲器讀寫控制和片選控制與DSP的外部地址總線、數(shù)據(jù)總線及控制總線的時序配合。,8. 4. 1 程序存儲器的擴展,2020年8月15日,DSP原理及應用,69,第8章 TMS320C54x的硬件設計,程序存儲器有三種工作方式:,8. 4. 1 程序存儲器的擴展,1.程序存儲器的工作方式, 讀操作,程序存儲器只能進行讀操作。, 維持操作, 編程操作,當編程電源加規(guī)定的電壓，片選和讀允許端加要求的電平，通過編程器可將數(shù)據(jù)固化到存儲器中，完成編程操作。,2020年8月15日,DSP原理及應用,70,第8章 TMS320C54x的硬件設計,8. 4. 1 程序存儲器的擴展,2.擴展程序

46、存儲器, 注意事項, 根據(jù)應用系統(tǒng)的容量選擇存儲芯片容量； 根據(jù)CPU工作頻率，選取滿足最大讀取時間、電源容差、工作溫度等性能的芯片； 選擇邏輯控制芯片，以滿足程序擴展、數(shù)據(jù)擴展和I/O擴展的兼容； 與5V存儲器擴展時，要考慮電平轉(zhuǎn)換。,2020年8月15日,DSP原理及應用,71,第8章 TMS320C54x的硬件設計,2.擴展程序存儲器, FLASH存儲器,FLASH存儲器與EPROM相比，具有更高的性能價格比，而且體積小、功耗低、可電擦寫、使用方便，并且3.3V的FLASH可以直接與DSP芯片連接。,AT29LV1024是1M位的FLASH存儲器。,地址線： A0A15；,控制線：,數(shù)據(jù)

47、線：I/O0I/O15；,2020年8月15日,DSP原理及應用,72,第8章 TMS320C54x的硬件設計,2.擴展程序存儲器, 存儲器擴展,擴展連接圖：,16,16,原理：,進行讀操作；,地址和數(shù)據(jù)線呈高阻。,若只擴展一片程序存儲器，可將CPU存儲器選通信號MSTRB與存儲器輸出使能OE連接。,當PS=0，MSTRB=0時，可對存儲器進行讀操作。,2020年8月15日,DSP原理及應用,73,第8章 TMS320C54x的硬件設計,8.4 DSP存儲器和I/O的擴展,8. 4. 2 數(shù)據(jù)存儲器的擴展,1. 數(shù)據(jù)存儲器ICSI64LV16,ICSI64LV16是一種高速數(shù)據(jù)存儲器，其容量6

48、4K字16。,地址線：A15A0；,控制線：,數(shù)據(jù)線：I/O15I/O0；,2020年8月15日,DSP原理及應用,74,第8章 TMS320C54x的硬件設計,8. 4. 2 數(shù)據(jù)存儲器的擴展,1. 數(shù)據(jù)存儲器ICSI64LV16,結(jié)構圖：,2020年8月15日,DSP原理及應用,75,第8章 TMS320C54x的硬件設計,8. 4. 2 數(shù)據(jù)存儲器的擴展,1. 數(shù)據(jù)存儲器ICSI64LV16,2020年8月15日,DSP原理及應用,76,第8章 TMS320C54x的硬件設計,8. 4. 2 數(shù)據(jù)存儲器的擴展,2. 存儲器擴展連接,2020年8月15日,DSP原理及應用,77,第8章 T

49、MS320C54x的硬件設計,8.4 DSP存儲器和I/O的擴展,8. 4. 3 I/O的擴展應用,在實際應用中，許多DSP系統(tǒng)需要輸入和輸出接口。鍵盤和顯示器作為常用的輸入輸出設備，在便攜式儀器、手機等產(chǎn)品中得到了廣泛地應用。使用液晶模塊和非編碼鍵盤可以很方便地作為I/O設備與DSP芯片連接。 下面以TMS320VC5402芯片、EPSON的液晶顯示模塊TCMA0902和非編碼鍵盤為例，介紹DSP芯片的I/O擴展和軟件驅(qū)動程序的設計。,2020年8月15日,DSP原理及應用,78,第8章 TMS320C54x的硬件設計,8. 4. 3 I/O的擴展應用,1.顯示器連接與驅(qū)動,復位端，低電平有

50、效；,(1)液晶模塊TCM-A0902的引腳,片選信號，低電平有效；,RD：讀信號端，高電平有效；,寫信號端，低電平有效；,A0：寄存器選擇端；,當A0=0時，選擇命令寄存器；,當A0=1時，選擇數(shù)據(jù)寄存器。,DB7DB0：數(shù)據(jù)線。,2020年8月15日,DSP原理及應用,79,第8章 TMS320C54x的硬件設計,8. 4. 3 I/O的擴展應用,1.顯示器連接與驅(qū)動,(2)連接圖,命令端口地址：,COMMP=CFFFH,數(shù)據(jù)端口地址：,DATAP=EFFFH,2020年8月15日,DSP原理及應用,80,第8章 TMS320C54x的硬件設計,(3)驅(qū)動程序,LD #lcd_data,D

51、P NOP ST #DTYSET,lcd_data CALL writecomm ST #031H,lcd_data CALL writddata ST #PDINV,lcd_data CALL writecomm ST #SLPOFF,lcd_data CALL writecomm,初始化液晶程序,；設定頁指針,；送DTYSET命令字,#DTYSET,；調(diào)寫命令字子程序,writecomm: PORTW lcd_data,COMMP CALL delay RET,；寫命令字子程序 ；輸出命令字 ；調(diào)延時子程序 ；子程序返回,；送顯示數(shù)據(jù),031H,；調(diào)寫數(shù)據(jù)子程序,writedata: PO

52、RTW lcd_data,DATAP CALL delay RET,；送PDINV命令字,#PDINV,；調(diào)寫命令字子程序,；送SLPOFF命令字,#SLPOFF,；調(diào)寫命令字子程序,；設置液晶亮度程序 ST #VOLCTL,lcd_data CALL writecomm ST #010H,lcd_data CALL writedata,；送設定亮度命令字,#VOLCTL,；調(diào)寫命令字子程序,；送亮度數(shù)據(jù),010H,；調(diào)寫數(shù)據(jù)子程序,；寫數(shù)據(jù)子程序 ；輸出顯示數(shù)據(jù) ；調(diào)延時子程序 ；子程序返回,2020年8月15日,DSP原理及應用,81,第8章 TMS320C54x的硬件設計,8. 4. 3

53、 I/O的擴展應用,2.鍵盤的連接與驅(qū)動,鍵盤作為常用的輸入設備應用十分廣泛。它是由若干個按鍵所組成的開關陣列，分為編碼鍵盤和非編碼鍵盤兩種。,編碼鍵盤除了設有按鍵外，還包括有識別按鍵閉合產(chǎn)生鍵碼的硬件電路，只要有按鍵閉合，硬件電路就能產(chǎn)生這個按鍵的鍵碼，并產(chǎn)生一個脈沖信號，以通知CPU接收鍵碼。,這種鍵盤的使用比較方便，不需要編寫很多的程序，但使用的硬件電路比較復雜。,非編碼鍵盤是由一些按鍵排列成的行列式開關矩陣。按鍵的作用只是簡單地實現(xiàn)開關的接通和斷開，在相應的程序配合下才能產(chǎn)生按鍵的鍵碼。 非編碼鍵盤硬件電路極為簡單，幾乎不需要附加什么硬件電路，故能廣泛用于各種微處理器所組成的系統(tǒng)中。,

54、2020年8月15日,DSP原理及應用,82,第8章 TMS320C54x的硬件設計,2.鍵盤的連接與驅(qū)動,由于C5402芯片的I/O資源有限，常用鎖存器擴展成I/O口來組成非編碼鍵盤。 常用的鎖存器有74HC573。,邏輯符號：,真值表：,(1)鎖存器74HC573,2020年8月15日,DSP原理及應用,83,第8章 TMS320C54x的硬件設計,2.鍵盤的連接與驅(qū)動,通過74HC573鎖存器擴展的鍵盤由行鎖存器、列鎖存器和35矩陣式鍵盤組成。,(2)擴展鍵盤的組成,兩端口的地址分別為： 讀鍵盤端口地址：RKEYP=7FFFH； 寫鍵盤端口地址：WKEYP=BFFFH。,該鍵盤占用兩個I

55、/O端口，分別為： 行鎖存器為輸出口，作為寫鍵盤端口； 列鎖存器為輸入口，作為讀鍵盤端口。,2020年8月15日,DSP原理及應用,84,第8章 TMS320C54x的硬件設計,2.鍵盤的連接與驅(qū)動,連接圖：,(2)擴展鍵盤的組成,2020年8月15日,DSP原理及應用,85,第8章 TMS320C54x的硬件設計,2.鍵盤的連接與驅(qū)動,(3)工作原理, 按鍵的識別, 寫端口輸出，WKEYP=00000H；, 讀端口輸入，讀RKEYP。, 判斷RKEYP值。,如果RKEYP=111，則無按鍵按下；,如果RKEYP111，則有按鍵按下。,2020年8月15日,DSP原理及應用,86,第8章 TM

56、S320C54x的硬件設計,(3)工作原理, 按鍵的識別, 行掃描確定按鍵的位置,行掃描：依次給每行線輸入0信號，檢測所對應的列信號。,從WKEYP口依次輸出行代碼:,11110X0；11101X1； 11011X2；10111X3； 01111X4。,由RKEYP口讀入狀態(tài),查詢讀入的數(shù)據(jù)，確定列代碼。,110Y0；101Y1；011Y2。,2020年8月15日,DSP原理及應用,87,第8章 TMS320C54x的硬件設計,(3)工作原理, 按鍵的識別, 行掃描確定按鍵的位置, 按鍵防抖,檢測到有按鍵按下后，延遲1020ms，然后再進行行掃描。, 確定鍵值,鍵值=行碼列碼,例如：確定X鍵的

57、鍵值。,X,X鍵的行代碼X2=11011， 列代碼Y1=101， X鍵碼=X2Y1=11011101=DDH。,2020年8月15日,DSP原理及應用,88,第8章 TMS320C54x的硬件設計,2.鍵盤的連接與驅(qū)動,(4)驅(qū)動程序,LD #key_w,DP LD key_w,A AND #0000H,A STL A,key_w PORTW key_w,WKEYP CALL delay PORTR RKEYP,key_r CALL delay ANDM #07H,key_r CMPM key_r,#007H BC nokey,TC,;確定頁指針,行輸出數(shù)據(jù),列輸入數(shù)據(jù),鍵 值,key_w,k

58、ey_r,key_v,;取行輸出數(shù)據(jù) ;全0送入A ;送入行輸出單元,0000H,;全0數(shù)據(jù)行輸出 ;調(diào)延時程序 ;輸入列數(shù)據(jù),列數(shù)據(jù),;調(diào)延時程序 ;屏蔽列數(shù)據(jù)高位，保留低三位,00XXX,;列數(shù)據(jù)與007比較,;若相等，無按鍵，轉(zhuǎn)nokey 若不相等，有按鍵，繼續(xù)執(zhí)行,2020年8月15日,DSP原理及應用,89,第8章 TMS320C54x的硬件設計,2.鍵盤的連接與驅(qū)動,(4)驅(qū)動程序,LD #key_w,DP LD key_w,A AND #0000H,A STL A,key_w PORTW key_w,WKEYP CALL delay PORTR RKEYP,key_r CALL

59、delay ANDM #07H,key_r CMPM key_r,#007H BC nokey,TC,nokey: ST #00H,key_v B keyend keyend: NOP RET,; 若無按鍵按下 ; 存儲00標志 ; 返回,2020年8月15日,DSP原理及應用,90,第8章 TMS320C54x的硬件設計,(4)驅(qū)動程序,nokey: ST #00H,key_v B keyend keyend: NOP RET,; 若無按鍵按下 ; 存儲00標志 ; 返回,CALL wait10ms PORTR RKEYP,key_r CALL delay ANDM #07H,key_r CMPM key_r,#07H BC nokey,T