第二章微型計算機基礎(chǔ)新.ppt

1、微型計算機的硬件組成,微處理器 存儲器 I/O設(shè)備和I/O接口 系統(tǒng)總線,第2章 微型計算機基礎(chǔ),第2章：微型計算機基礎(chǔ),教學(xué)重點 微型計算機的基本結(jié)構(gòu) 8086/8088微處理器 系統(tǒng)總線 新型CPU簡介,主 要 內(nèi) 容,- 微型計算機的概念結(jié)構(gòu) -計算機系統(tǒng)的基本組成 -微型計算機的工作過程,Agenda,CPU 存儲器（讀、寫工作過程和分類） I/O接口 總線,2.1 微型計算機的基本結(jié)構(gòu),微型計算機系統(tǒng)組成,3,概 述,計算機系統(tǒng)的基本組成,CPU 存儲器 I/O接口 總線,計算機系統(tǒng)的基本組成-CPU,微處理器CPU,計算機系統(tǒng)的基本組成-存儲器(內(nèi)存),與CPU相連的記憶單元內(nèi)存

2、(1) 內(nèi)存地址和內(nèi)容 (2) 內(nèi)存的操作 讀(read) 寫(write) (3) 內(nèi)存的分類 RAM ROM,內(nèi)存讀操作過程,CPU要讀取地址為04H內(nèi)存單元的內(nèi)容： 1、CPU首先將地址信息04H放到地址總線上（AB）。經(jīng)地址譯碼器選中相應(yīng)的內(nèi)存單元（04H）； 2、然后，CPU再發(fā)出讀控制信號； 3、此時，相應(yīng)存儲單元的內(nèi)容出現(xiàn)在數(shù)據(jù)總線上（DB）。,內(nèi)存寫操作過程,CPU將數(shù)據(jù)00100110B（26H)寫入地址為08H的內(nèi)存單元： 1、CPU首先將地址信息08H放到地址總線上（AB）。經(jīng)地址譯碼器選中相應(yīng)的內(nèi)存單元（08H）； 2、然后，CPU再把要寫入的內(nèi)容26H放到數(shù)據(jù)總線上（

3、DB）； 3、CPU再發(fā)出寫控制信號，在此控制信號控制之下，將數(shù)據(jù)送入相應(yīng)存儲單元。,計算機系統(tǒng)的基本組成I/O接口,為什么要有？ 快與慢的矛盾；信號格式的差異。 有那些？ 專門章節(jié)講解。,計算機系統(tǒng)的基本組成總線,公共信號線的集合。 數(shù)據(jù)總線（DB) : 雙向 地址總線（AB）：單向 控制總線（CB）：雙向 （有些是單向，總體是雙向）,2.1.2 微型計算機的工作過程,存儲程序計算機 將要做的事情按一定要求，使用存儲器儲存起來，工作時逐條取出執(zhí)行存儲程序計算機。,1.存儲程序計算機,1、問題對象認識 2、基本動作的信息化,2. 微型計算機的工作過程,3.程序工作的例子 5+8=?,怎么算？,

4、5+8=? 設(shè)計指令,5+8=? 設(shè)計程序,5+8=? 設(shè)計存儲器,5+8=? 指令存放形式,取第1條指令操作碼的操作過程,取第1條指令操作數(shù)的操作過程,取第2條指令的操作過程,執(zhí)行第2條指令的操作過程,微型計算機的工作過程,請看自動演示,機械控制用計算機(第三講),有問題！,知識回顧:,- 微型計算機的概念結(jié)構(gòu) -計算機系統(tǒng)的基本組成 -微型計算機的工作過程,CPU 存儲器（讀、寫工作過程和分類） I/O接口 總線,計算機系統(tǒng)的基本組成,CPU 存儲器 I/O接口 總線,內(nèi)存讀操作過程,CPU要讀取地址為04H內(nèi)存單元的內(nèi)容： 1、CPU首先將地址信息04H放到地址總線上（AB）。經(jīng)地址譯碼

5、器選中相應(yīng)的內(nèi)存單元（04H）； 2、然后，CPU再發(fā)出讀控制信號； 3、此時，相應(yīng)存儲單元的內(nèi)容出現(xiàn)在數(shù)據(jù)總線上（DB）。,內(nèi)存寫操作過程,CPU將數(shù)據(jù)00100110B（26H)寫入地址為08H的內(nèi)存單元： 1、CPU首先將地址信息08H放到地址總線上（AB）。經(jīng)地址譯碼器選中相應(yīng)的內(nèi)存單元（08H）； 2、然后，CPU再把要寫入的內(nèi)容26H放到數(shù)據(jù)總線上（DB）； 3、CPU再發(fā)出寫控制信號，在此控制信號控制之下，將數(shù)據(jù)送入相應(yīng)存儲單元。,取第1條指令操作碼的操作過程,2.2 8086/8088微處理器,主要研究內(nèi)容： 最小組態(tài)下的基本引腳和總線形成 功能結(jié)構(gòu) 最小組態(tài)下的總線時序 IB

6、M PC總線,微型計算機的硬件組成,微處理器 存儲器 I/O設(shè)備和I/O接口 系統(tǒng)總線,8088的引腳圖,最小組態(tài)的總線形成,（1）20位地址總線 采用3個三態(tài)透明鎖存器8282進行鎖存和驅(qū)動 （2）8位數(shù)據(jù)總線 采用數(shù)據(jù)收發(fā)器8286進行驅(qū)動 （3）系統(tǒng)控制信號 由8088引腳直接提供,補充,從前面所學(xué)知道：CPU不但會算，還要有其它任務(wù)要承擔(dān)。 1。從存儲器取指令，然后譯碼； 2。需要的話，取出操作數(shù)； 3。運算執(zhí)行，送至相應(yīng)地方。,2.2.1 概述,2.2.2 8086的外部引腳及其功能,CPU具有40條引出線的集成電路芯片 采用雙列直插式封裝,1、8088的引腳信號和總線形成,外部特性

7、表現(xiàn)在其引腳信號上，學(xué)習(xí)時請?zhí)貏e關(guān)注以下幾個方面：,指引腳信號的定義、作用；通常采用英文單詞或其縮寫表示,信號從芯片向外輸出，還是從外部輸入芯片，或者是雙向的,起作用的邏輯電平高、低電平有效上升、下降邊沿有效,輸出正常的低電平、高電平外，還可以輸出高阻的第三態(tài), 有效電平, 三態(tài)能力, 信號的流向, 引腳的功能,2 、 8088的兩種組態(tài)模式,兩種組態(tài)構(gòu)成兩種不同規(guī)模的應(yīng)用系統(tǒng) 最小組態(tài)模式 構(gòu)成小規(guī)模的應(yīng)用系統(tǒng) 8088本身提供所有的系統(tǒng)總線信號 最大組態(tài)模式 構(gòu)成較大規(guī)模的應(yīng)用系統(tǒng)，例如可以接入數(shù)值協(xié)處理器8087 8088和總線控制器8288共同形成系統(tǒng)總線信號,8088的兩種組態(tài)模式（

8、續(xù)）,兩種組態(tài)利用MN/MX*引腳區(qū)別 MN/MX*接高電平為最小組態(tài)模式 MN/MX*接低電平為最大組態(tài)模式 兩種組態(tài)下的內(nèi)部操作并沒有區(qū)別 IBM PC/XT采用最大組態(tài) 本書以最小組態(tài)展開基本原理,8088的引腳圖,3 最小組態(tài)的引腳信號,數(shù)據(jù)和地址引腳 讀寫控制引腳 中斷請求和響應(yīng)引腳 總線請求和響應(yīng)引腳 其它引腳,（1）. 數(shù)據(jù)和地址引腳,AD7AD0（Address/Data） 地址/數(shù)據(jù)分時復(fù)用引腳，雙向、三態(tài) 在訪問存儲器或外設(shè)的總線操作周期中，這些引腳在第一個時鐘周期輸出存儲器或I/O端口的低8位地址A7A0 其他時間用于傳送8位數(shù)據(jù)D7D0,（1）. 數(shù)據(jù)和地址引腳（續(xù)1）

9、,A15A8（Address） 中間8位地址引腳，輸出、三態(tài) 這些引腳在訪問存儲器或外設(shè)時，提供全部20位地址中的中間8位地址A15A8,（1）. 數(shù)據(jù)和地址引腳（續(xù)2）,A19/S6A16/S3（Address/Status） 地址/狀態(tài)分時復(fù)用引腳，輸出、三態(tài) 這些引腳在訪問存儲器的第一個時鐘周期輸出高4位地址A19A16 在訪問外設(shè)的第一個時鐘周期全部輸出低電平無效 其他時間輸出狀態(tài)信號S6S3,（2）. 讀寫控制引腳,ALE（Address Latch Enable） 地址鎖存允許，輸出、三態(tài)、高電平有效 ALE引腳高有效時，表示復(fù)用引腳：AD7AD0和A19/S6A16/S3正在傳送

10、地址信息 由于地址信息在這些復(fù)用引腳上出現(xiàn)的時間很短暫，所以系統(tǒng)可以利用ALE引腳將地址鎖存起來,（2）. 讀寫控制引腳（續(xù)1）,IO/M*（Input and Output/Memory） I/O或存儲器訪問，輸出、三態(tài) 該引腳輸出高電平時，表示CPU將訪問I/O端口，這時地址總線A15A0提供16位I/O口地址 該引腳輸出低電平時，表示CPU將訪問存儲器，這時地址總線A19A0提供20位存儲器地址,（2）. 讀寫控制引腳（續(xù)2）,WR*（Write） 寫控制，輸出、三態(tài)、低電平有效 有效時，表示CPU正在寫出數(shù)據(jù)給存儲器或I/O端口 RD*（Read） 讀控制，輸出、三態(tài)、低電平有效 有效

11、時，表示CPU正在從存儲器或I/O端口讀入數(shù)據(jù),（2）. 讀寫控制引腳（續(xù)3）,IO/M*、WR*和RD*是最基本的控制信號 組合后，控制4種基本的總線周期,（2）. 讀寫控制引腳（續(xù)4）,READY 存儲器或I/O口就緒，輸入、高電平有效 在總線操作周期中，8088 CPU會在第3個時鐘周期的前沿測試該引腳 如果測到高有效，CPU直接進入第4個時鐘周期 如果測到無效，CPU將插入等待周期Tw CPU在等待周期中仍然要監(jiān)測READY信號，有效則進入第4個時鐘周期，否則繼續(xù)插入等待周期Tw。,（2）. 讀寫控制引腳（續(xù)5）,DEN*（Data Enable） 數(shù)據(jù)允許，輸出、三態(tài)、低電平有效 有

12、效時，表示當(dāng)前數(shù)據(jù)總線上正在傳送數(shù)據(jù)，可利用他來控制對數(shù)據(jù)總線的驅(qū)動 DT/R*（Data Transmit/Receive） 數(shù)據(jù)發(fā)送/接收，輸出、三態(tài) 該信號表明當(dāng)前總線上數(shù)據(jù)的流向 高電平時數(shù)據(jù)自CPU輸出（發(fā)送） 低電平時數(shù)據(jù)輸入CPU（接收）,（2）. 讀寫控制引腳（續(xù)6）,SS0*（System Status 0） 最小組態(tài)模式下的狀態(tài)輸出信號 它與IO/M*和DT/R*一道，通過編碼指示CPU在最小組態(tài)下的8種工作狀態(tài)： 1. 取指5. 中斷響應(yīng) 2. 存儲器讀6. I/O讀 3. 存儲器寫7. I/O寫 4. 過渡狀態(tài)8. 暫停,（3）. 中斷請求和響應(yīng)引腳,INTR（Inte

13、rrupt Request） 可屏蔽中斷請求，輸入、高電平有效 有效時，表示請求設(shè)備向CPU申請可屏蔽中斷 該請求的優(yōu)先級別較低，并可通過關(guān)中斷指令CLI清除標(biāo)志寄存器中的IF標(biāo)志、從而對中斷請求進行屏蔽,（3）. 中斷請求和響應(yīng)引腳（續(xù)1）,INTA*（Interrupt Acknowledge） 可屏蔽中斷響應(yīng)，輸出、低電平有效 有效時，表示來自INTR引腳的中斷請求已被CPU響應(yīng)，CPU進入中斷響應(yīng)周期 中斷響應(yīng)周期是連續(xù)的兩個，每個都發(fā)出有效響應(yīng)信號，以便通知外設(shè)他們的中斷請求已被響應(yīng)、并令有關(guān)設(shè)備將中斷向量號送到數(shù)據(jù)總線,（3）. 中斷請求和響應(yīng)引腳（續(xù)2）,NMI（Non-Mask

14、able Interrupt） 不可屏蔽中斷請求，輸入、上升沿有效 有效時，表示外界向CPU申請不可屏蔽中斷 該請求的優(yōu)先級別高于INTR，并且不能在CPU內(nèi)被屏蔽 當(dāng)系統(tǒng)發(fā)生緊急情況時，可通過他向CPU申請不可屏蔽中斷服務(wù),主機與外設(shè)進行數(shù)據(jù)交換通常采用可屏蔽中斷 不可屏蔽中斷通常用于處理掉電等系統(tǒng)故障,（4）. 總線請求和響應(yīng)引腳,HOLD 總線保持（即總線請求），輸入、高電平有效 有效時，表示總線請求設(shè)備向CPU申請占有總線 該信號從有效回到無效時，表示總線請求設(shè)備對總線的使用已經(jīng)結(jié)束，通知CPU收回對總線的控制權(quán),DMA控制器等主控設(shè)備通過HOLD申請 占用系統(tǒng)總線（通常由CPU控制）

15、,（4）. 總線請求和響應(yīng)引腳（續(xù)1）,HLDA（HOLD Acknowledge） 總線保持響應(yīng)（即總線響應(yīng)），輸出、高電平有效 有效時，表示CPU已響應(yīng)總線請求并已將總線釋放 此時CPU的地址總線、數(shù)據(jù)總線及具有三態(tài)輸出能力的控制總線將全面呈現(xiàn)高阻，使總線請求設(shè)備可以順利接管總線 待到總線請求信號HOLD無效，總線響應(yīng)信號HLDA也轉(zhuǎn)為無效，CPU重新獲得總線控制權(quán),（5）. 其它引腳,RESET 復(fù)位請求，輸入、高電平有效 該信號有效，將使CPU回到其初始狀態(tài)；當(dāng)他再度返回?zé)o效時，CPU將重新開始工作 8088復(fù)位后CSFFFFH、IP0000H，所以程序入口在物理地址FFFF0H,（5

16、）. 其它引腳（續(xù)1）,CLK（Clock） 時鐘輸入 系統(tǒng)通過該引腳給CPU提供內(nèi)部定時信號。8088的標(biāo)準(zhǔn)工作時鐘為5MHz IBM PC/XT機的8088采用了4.77MHz的時鐘，其周期約為210ns,（5）. 其它引腳（續(xù)2）,Vcc 電源輸入，向CPU提供5V電源 GND 接地，向CPU提供參考地電平 MN/MX*（Minimum/Maximum） 組態(tài)選擇，輸入 接高電平時，8088引腳工作在最小組態(tài)；反之，8088工作在最大組態(tài),（5）. 其它引腳（續(xù)3）,TEST* 測試，輸入、低電平有效 該引腳與WAIT指令配合使用 當(dāng)CPU執(zhí)行WAIT指令時，他將在每個時鐘周期對該引腳進

17、行測試：如果無效，則程序踏步并繼續(xù)測試；如果有效，則程序恢復(fù)運行 也就是說，WAIT指令使CPU產(chǎn)生等待，直到引腳有效為止 在使用協(xié)處理器8087時，通過引腳和WAIT指令，可使8088與8087的操作保持同步,“引腳”小結(jié),CPU引腳是系統(tǒng)總線的基本信號 可以分成三類信號： 8位數(shù)據(jù)線：D0D7 20位地址線：A0A19 控制線(紅色為需掌握的) ALE、IO/M*、WR*、RD*、READY INTR、INTA*、NMI，HOLD、HLDA RESET、CLK、Vcc、GND,有問題！,“引腳”提問,提問之一： CPU引腳是如何與外部連接的呢？ 解答：總線形成 提問之二： CPU引腳是如何

18、相互配合，實現(xiàn)總線操作、控制系統(tǒng)工作的呢？ 解答：總線時序,最小組態(tài)的總線形成,（1）20位地址總線 采用3個三態(tài)透明鎖存器8282進行鎖存和驅(qū)動 （2）8位數(shù)據(jù)總線 采用數(shù)據(jù)收發(fā)器8286進行驅(qū)動 （3）系統(tǒng)控制信號 由8088引腳直接提供,補充,存儲器讀20002H35H,Intel 8286,8位雙向緩沖器 控制端連接在一起， 低電平有效 可以雙向?qū)?輸出與輸入同相,OE*0，導(dǎo)通 T1 AB T0 AB OE*1，不導(dǎo)通,每一位都是一個雙向三態(tài)門， 8位具有共同的控制端,74LS245,8位雙向緩沖器 控制端連接在一起， 低電平有效 可以雙向?qū)?輸出與輸入同相,E*0，導(dǎo)通 DIR

19、1 AB DIR0 AB E*1，不導(dǎo)通,74LS245與Intel 8286功能一樣,74LS273,具有異步清零的 TTL上升沿鎖存器,每一位都是一個D觸發(fā)器， 8個D觸發(fā)器的控制端連接在一起,Intel 8282,具有三態(tài)輸出的 TTL電平鎖存器 STB 電平鎖存引腳 OE* 輸出允許引腳,每一位都是一個三態(tài)鎖存器， 8個三態(tài)鎖存器的控制端連在一起,74LS373,具有三態(tài)輸出的 TTL電平鎖存器 LE 電平鎖存引腳 OE* 輸出允許引腳,74LS373與Intel 8282功能一樣,（1） 20位地址總線的形成,采用3個8282進行鎖存和驅(qū)動 Intel 8282是三態(tài)透明鎖存器，類似

20、有Intel 8283和通用數(shù)字集成電路芯片373 三態(tài)輸出： 輸出控制信號有效時，允許數(shù)據(jù)輸出； 無效時，不允許數(shù)據(jù)輸出，呈高阻狀態(tài) 透明：鎖存器的輸出能夠跟隨輸入變化,（2） 8位數(shù)據(jù)總線的形成,采用數(shù)據(jù)收發(fā)器8286進行雙向驅(qū)動 Intel 8286是8位三態(tài)雙向緩沖器，類似功能的器件還有Intel 8287、通用數(shù)字集成電路245等 另外，接口電路中也經(jīng)常使用三態(tài)單向緩沖器，例如通用數(shù)字集成電路244就是一個常用的雙4位三態(tài)單向緩沖器,（3） 系統(tǒng)控制信號的形成,由8088引腳直接提供 因為基本的控制信號8088引腳中都含有 例如：IO/M*、WR*、RD*等 其它信號的情況看詳圖,什

21、么是分時復(fù)用？,分時復(fù)用就是一個引腳在不同的時刻具有兩個甚至多個作用 最常見的總線復(fù)用是數(shù)據(jù)和地址引腳復(fù)用 總線復(fù)用的目的是為了減少對外引腳個數(shù) 8088 /8086CPU的數(shù)據(jù)地址線采用了總線復(fù)用方法,機械控制用計算機(第四講),有問題！,知識回顧:最小組態(tài)下的基本引腳和總線形成,（2） 20位地址總線的形成,（3） 8位數(shù)據(jù)總線的形成,（4） 系統(tǒng)控制信號的形成 （5）什么是分時復(fù)用？舉例說明?,（1）最小組態(tài)下的基本引腳含義,8088的引腳圖,最小組態(tài)的總線形成,（1）20位地址總線 采用3個三態(tài)透明鎖存器8282進行鎖存和驅(qū)動 （2）8位數(shù)據(jù)總線 采用數(shù)據(jù)收發(fā)器8286進行驅(qū)動 （3）

22、系統(tǒng)控制信號 由8088引腳直接提供,補充,存儲器讀20002H35H,(1)“引腳”小結(jié),CPU引腳是系統(tǒng)總線的基本信號 可以分成三類信號： 8位數(shù)據(jù)線：D0D7 20位地址線：A0A19 控制線： ALE、IO/M*、WR*、RD*、READY INTR、INTA*、NMI，HOLD、HLDA RESET、CLK、Vcc、GND,采用數(shù)據(jù)收發(fā)器8286進行雙向驅(qū)動,（4） 系統(tǒng)控制信號的形成 由8088引腳直接提供 , 例如：IO/M*、 WR*、RD*等,（2） 20位地址總線的形成,（3） 8位數(shù)據(jù)總線的形成,采用3個8282進行鎖存和驅(qū)動,(5)什么是分時復(fù)用？,分時復(fù)用就是一個引腳

23、在不同的時刻具有兩個甚至多個作用 最常見的總線復(fù)用是數(shù)據(jù)和地址引腳復(fù)用 總線復(fù)用的目的是為了減少對外引腳個數(shù) 8088 /8086CPU的數(shù)據(jù)地址線采用了總線復(fù)用方法,2.2.4 8088/8086的功能結(jié)構(gòu),8088的內(nèi)部結(jié)構(gòu)從功能上分成兩個單元 1. 總線接口單元BIU 管理8088與系統(tǒng)總線的接口 負責(zé)CPU對存儲器和外設(shè)進行訪問 2. 執(zhí)行單元EU 負責(zé)指令的譯碼、執(zhí)行和數(shù)據(jù)的運算 兩個單元相互獨立，分別完成各自操作，還可以并行執(zhí)行，實現(xiàn)指令預(yù)取（指令讀取和執(zhí)行的流水線操作）,1、功能結(jié)構(gòu),CPU任務(wù)劃分,根據(jù)上述要求，CPU的任務(wù)作一個劃分： 構(gòu)建一個硬件電路：完成取指令、取操作數(shù)和

24、保存結(jié)果；（BIU: Bus Interface Unit) 構(gòu)建另一硬件電路：執(zhí)行指令。 (EU: Execution Unit),任務(wù)劃分之后的好處,任務(wù)相互獨立，聯(lián)系通過內(nèi)部總線 一條指令分兩個階段（存?。?，在兩個硬件電路中完成（BIU和EU）: 可以做到“指令分時處理” 這是什么？流水線作業(yè),8088的內(nèi)部結(jié)構(gòu),1 2 3 4,內(nèi)部暫存器,IP,ES,SS,DS,CS,輸入/輸出控制電路,外部總線,執(zhí)行部分控制電路,ALU,標(biāo)志寄存器,AH AL,BH BL,CH CL,DH DL,SP,BP,SI,DI,通用 寄存器,地址加法器,指令隊列,執(zhí)行部件 （EU),總線接口部件 （BIU),16位,20位,8位,8位,返回,返回,8088的指令執(zhí)行過程,內(nèi)部寄存