第5章 同步時序電路的設(shè)計.ppt

1、第 5 章 同步時序電路設(shè)計,5.1 同步時序電路的建模 5.2 用觸發(fā)器實現(xiàn)同步時序電路 5.3 用MSI時序模塊設(shè)計同步時序電路 5.4 應(yīng)用設(shè)計實例,設(shè)計要求,原始狀態(tài)圖,最簡狀態(tài)圖,畫電路圖,檢查電路能否自啟動,1,2,4,6,時序電路的設(shè)計步驟：,選觸發(fā)器，求時鐘、輸出、狀態(tài)、驅(qū)動方程,5,狀態(tài)分配,3,化簡,5.1 同步時序電路的建模,5.1.1 根據(jù)輸入序列推導(dǎo)狀態(tài)表(圖),例5.1 設(shè)計一個“01”序列檢測器。,解：序列檢測器，又稱序列識別器。它是在輸入 變量為某些特定序列值時，能在輸出端產(chǎn)生一個 指定響應(yīng)的同步時序電路。 該電路的功能：當(dāng)連續(xù)輸入序列“01”時，電路 輸出為1

2、，否則輸出為0。,序列 監(jiān)測器,x,z,CP,(a),CP 1 2 3 4 5 6 7 8 9 10 11 12 13 14 x 0 1 0 1 0 0 0 0 0 0 1 1 1 1 0 1 0 1 0 0 0 0 0 0 1 0 0 0,(b),圖5.1 “01”序列檢測器, 確定輸入變量和輸出變量,該電路的輸入變量為x， 代表輸入串行序列，輸 出變量為z，表示檢測結(jié)果。根據(jù)設(shè)計命題的要求， 可分析出輸入x和輸出z之間的關(guān)系為：,z,0,1, 設(shè)置狀態(tài),狀態(tài)是指需要記憶的信息或事件，由于狀態(tài)編碼還沒有確定，所以它用字母或符號來表示。,分析題意可知，該電路必須記住以下幾件事：收到了一個0；收

3、到了一個0之后又緊接著收到一個1。因此，加上初始狀態(tài)，共需三個狀態(tài)，并規(guī)定如下： S0： 初始狀態(tài)， 表示電路還沒有收到一個0。 S1： 表示電路收到了一個0的狀態(tài)。 S2： 表示電路收到了01的狀態(tài)。 ,以每一個狀態(tài)作為現(xiàn)態(tài)，分析在各種輸入條件下電路應(yīng)轉(zhuǎn)向的新狀態(tài)和輸出。該電路有一個輸入變量X，因此，每個狀態(tài)都有兩條轉(zhuǎn)移線，畫狀態(tài)圖時應(yīng)先從初始狀態(tài)S0出發(fā)。, 畫狀態(tài)圖，列狀態(tài)表。,S0,1/0,S1,0/0,i)當(dāng)電路處于S0狀態(tài)時，若輸入x=1，則輸出z=0，電路保持S0狀態(tài)不變，表示還未收到0；若x=0，電路應(yīng)記住輸入的0，因此，電路應(yīng)轉(zhuǎn)向新狀態(tài)S1，輸出z=0。,ii)當(dāng)電路處于S1

4、狀態(tài)時，若輸入x=0，則輸出z=0，電路停留在S1狀態(tài)等待序列“01”中的元素“1”的到來；若輸入x=1時，電路的輸入序列中出現(xiàn)了需要檢測的信息“01”，電路轉(zhuǎn)向新狀態(tài)S2，輸出z=1。,S0,1/0,S1,0/0,0/0,S2,1/1,iii) 當(dāng)電路處于S2狀態(tài)時，若輸入x=1時，輸出z=0 ，電路回到初始狀態(tài)S0，重新等待檢測序列的第一個元素“0”的到來；若輸入x=0，則輸出z=0，電路回到S1狀態(tài)等待第二個檢測元素“1”的到來。,S0,1/0,S1,0/0,0/0,S2,1/1,0/0,1/0,圖5.2 “01”序列檢測器的建模過程,根據(jù)狀態(tài)圖列出狀態(tài)表，如表5.1所列。其中， PS(

5、Present State)指現(xiàn)態(tài)；NS(Next State)指次態(tài)。,x,PS,0,1,S0,S1,S2,S1/0,S0/0,S1/0,S2/1,S1/0,S0/0,NS/z,表5.1 “01”序列監(jiān)測器狀態(tài)表,等 價 狀 態(tài),相互等價的若干狀態(tài)只需保留一個，其余均可刪除，這一過程稱為狀態(tài)化簡。 兩個等價狀態(tài)記作S0S2,在對時序電路建模時，所推導(dǎo)出的狀態(tài)圖(表)可能不是 最簡的，為此，稱此時建立的模型為原始狀態(tài)圖(表),【附加例】 建立“111”序列檢測器的原始狀態(tài)圖和原始狀態(tài)表。 該電路的功能是當(dāng)連續(xù)輸入三個或三個以上“1”時， 電路輸出為1，否則輸出為0。 解： 確定輸入變量和輸出變

6、量。 設(shè)該電路的輸入變量為X， 代表輸入串行序列，輸出變量為Z，表示檢測結(jié)果。根據(jù)設(shè)計命題的要求，可分析出輸入X和輸出Z之間的關(guān)系為:,X 011011111011 Z 000000111000, 設(shè)置狀態(tài)。 分析題意可知，該電路必須記住以下幾件事：收到了一個1；連續(xù)收到了兩個1；連續(xù)收到了三個1。因此，加上初始狀態(tài)，共需四個狀態(tài)，并規(guī)定如下： S0： 初始狀態(tài)， 表示電路還沒有收到一個有效的1。 S1： 表示電路收到了一個1的狀態(tài)。 S2： 表示電路收到了連續(xù)兩個1的狀態(tài)。 S3： 表示電路收到了連續(xù)三個1的狀態(tài)。, 畫狀態(tài)圖，列狀態(tài)表。 以每一個狀態(tài)作為現(xiàn)態(tài)，分析在各種輸入條件下電路應(yīng)轉(zhuǎn)向

7、的新狀態(tài)和輸出。該電路有一個輸入變量X，因此，每個狀態(tài)都有兩條轉(zhuǎn)移線，畫狀態(tài)圖時應(yīng)先從初始狀態(tài)S0出發(fā)，完整的狀態(tài)圖如下圖圖所示，并可作狀態(tài)表如下表所示。,上例mealy原始狀態(tài)圖,上例mealy型原始狀態(tài)表,當(dāng)電路處于S0狀態(tài)時，表示電路還沒有收到一個有效的1，則輸出Z=0；若輸入X=0，則電路保持S0狀態(tài)不變；若輸入X=1， 電路應(yīng)記住輸入了一個1， 電路應(yīng)轉(zhuǎn)向新狀態(tài)S1。當(dāng)電路處于S1狀態(tài)時，表示電路收到了一個1，則輸出Z=0；若輸入X=0，電路回到S0狀態(tài)重新開始；若輸入X=1，電路應(yīng)記住連續(xù)輸入了兩個1，因此，電路應(yīng)轉(zhuǎn)向新狀態(tài)S2。當(dāng)電路處于S2狀態(tài)時， 表示電路收到了兩個1，則輸出

8、Z=0；若輸入X=0，電路回到S0狀態(tài)重新開始；若輸入X=1，電路應(yīng)記住連續(xù)輸入了三個1， 因此，電路應(yīng)轉(zhuǎn)向新狀態(tài)S3。當(dāng)電路處于S3狀態(tài)時，表示電路收到了三個1，則輸出Z=1；若輸入X=0，電路回到S0狀態(tài)重新開始；若輸入X=1，根據(jù)題意，電路可保持原狀態(tài)S3不變即可。 這樣，就可以得到Moore型結(jié)構(gòu)的原始狀態(tài)圖如下圖所示， 并可作狀態(tài)表如下表所示。,上例Moore型原始狀態(tài)圖,表 上例Moore型原始狀態(tài)表,例5.2 設(shè)計一個8421BCD誤碼監(jiān)測器。8421BCD碼低 位在前、高位在后串行地加到該檢測器地輸入端。 若收到一個錯誤的代碼，則在最高位到來時輸出為1，否則輸出為0。每檢測完一

9、個代碼電路便復(fù)位， 并開始接收下一個代碼。,解： 確定輸入變量和輸出變量。 輸入變量x為串行輸入8421BCD碼， 高位在后， 低位在前； 輸出變量z為誤碼輸出。, 設(shè)置狀態(tài)。,該電路屬于串行碼組檢測，對輸入序列每四位一組進(jìn)行檢測后再復(fù)位，以表示前一組代碼已檢測結(jié)束并準(zhǔn)備下一組代碼的檢測，因此，初始狀態(tài)S0表示電路準(zhǔn)備開始檢測一組代碼。本命題的狀態(tài)圖采用樹形結(jié)構(gòu)，從初始狀態(tài)S0開始，每接收一位代碼便設(shè)置一個狀態(tài)。,圖 5-3 8421BCD碼誤碼檢測器模型(狀態(tài)圖)的導(dǎo)出過程,x,PS,0,1,S0,S1,S2,S1/0,S2/0,S3/0,S4/0,S5/0,S6/0,S3,S4,S5,S7

10、/0,S8/0,S9/0,S10/0,S11/0,S12/0,S6,S7,S8,S13/0,S14/0,S0/0,S0/0,S0/0,S0/1,S9,S10,S0/0,S0/1,S0/0,S0/1,S11,S12,S13,S0/0,S0/0,S0/0,S0/1,S0/0,S0/1,S14,S0/0,S0/1,NS/z,圖 5-3 8421 BCD碼誤碼檢測器的狀態(tài)表,【附加例】 建立一個余3碼誤碼檢測器的原始狀態(tài)圖和原始狀態(tài)表。 余3碼高位在前、低位在后串行地加到檢測器的輸入端。電路每接收一組代碼，即在收到第四位代碼時判斷一下。若是錯誤代碼，則輸出為1，否則輸出為0，電路又回到初始狀態(tài)并開始接

11、收下一組代碼。 解： 確定輸入變量和輸出變量。 輸入變量X為串行輸入余3碼， 高位在前， 低位在后； 輸出變量Z為誤碼輸出。, 設(shè)置狀態(tài)。 該電路屬于串行碼組檢測，對輸入序列每四位一組進(jìn)行檢測后才復(fù)位，以表示前一組代碼已檢測結(jié)束并準(zhǔn)備下一組代碼的檢測，因此，初始狀態(tài)表示電路準(zhǔn)備開始檢測一組代碼。本命題的狀態(tài)圖采用樹形結(jié)構(gòu)，從初始狀態(tài)開始，每接收一位代碼便設(shè)置一個狀態(tài)。,上例的原始狀態(tài)圖,x,PS,0,1,S0,S1,S2,S1/0,S2/0,S3/0,S4/1,S9/0,S10/0,S3,S4,S5,S5/0,S6/0,S7/0,S8/1,S0/1,S0/1,S6,S7,S8,S0/1,S0/

12、0,S0/0,S0/0,S0/0,S0/0,S9,S10,S11/0,S12/0,S13/0,S14/0,S11,S12,S13,S0/0,S0/0,S0/0,S0/0,S0/0,S0/1,S14,S0/1,S0/1,NS/z,余3碼誤碼監(jiān)測器的狀態(tài)表,上四例可知，輸入信號均較短，故可能出現(xiàn)的不 同序列的個數(shù)都十分有限，因此可從輸入序列的特征 入手，即記憶過去的輸入。但是在某些情況，這種方 法并不可行，這時可通過輸出序列來確定原始狀態(tài)圖 (表)。,5.1.2 根據(jù)輸出序列推導(dǎo)狀態(tài)表(圖),例5.3 試設(shè)計一個串行加法器，實現(xiàn)兩個二進(jìn)制數(shù) A=an-1an-2a0及B=bn-1bn-2b0相加，

13、輸入時低位在 前，高位在后，電路的輸出為Z=zn-1zn-2z0，串行的 表示當(dāng)前相加的結(jié)果。,解：為保證電路能進(jìn)行正確的加法運算，只需記下 當(dāng)前位相加后的進(jìn)位輸出即可。 設(shè)狀態(tài)S0表示進(jìn)位為0； 狀態(tài)S1表示進(jìn)位為1。 從而由加法運算規(guī)則可得該加法器的米里型狀態(tài)圖。,S0,S1,Si,AB/Z,00/0 01/1,10/1,11/0,10/0 01/0,11/1,00/1,AB,PS,NS/Z,S0,S1,00,01,11,10,S0/0,S0/1,S0/1,S1/0,S1/0,S1/1,S0/1,S1/0,圖5.4 本例串行加法器的建模過程,例5.4 試設(shè)計一個加1/加2同步計數(shù)器。當(dāng)控制

14、信號 x為0時，計數(shù)器作十進(jìn)制加1計數(shù)；當(dāng)控制信號x 為1時，做加2計數(shù)。但x不會在計數(shù)器為奇數(shù)時由 0變1。,解： 當(dāng)x=0時，電路是一個十進(jìn)制計數(shù)器，故電路需要 10個狀態(tài)S0S9，用以表示所收到的計數(shù)脈沖(CP 脈沖)的個數(shù)。當(dāng)收到第10個計數(shù)脈沖時，電路回 到S0。當(dāng)x=1時，電路作加2計數(shù)。,NS,1,1,0,0,0,0,0,S0,S1,S9,S2,S8,S3,S7,S4,S6,S5,0,0,0,0,0,1,1,1,圖5.5 加1/加2計數(shù)器狀態(tài)圖,x,PS,0,1,S0,S1,S2,S3,S4,S5,S6,S7,S8,S9,圖 5.3 加1/加2計數(shù)器的 狀態(tài)圖,S0,S1,S2,

15、S3,S4,S5,S6,S7,S8,S9,S2,x,S4,x,S6,x,S8,x,S0,x,未完全規(guī)定的狀態(tài)表和完全規(guī)定的狀態(tài)表：,因電路處于S1,S3,S5,S7,S9這5個狀態(tài)時，x不 會為1，因此在狀態(tài)表中不必為現(xiàn)態(tài)S1,S3,S5,S7,S9 規(guī)定在X=1時的次態(tài)，而填入任意項x。這種狀態(tài) 表稱為未完全規(guī)定的狀態(tài)表。 與此相對，表5.1和表5.2中的次態(tài)和輸出都有 規(guī)定的值，稱之為完全規(guī)定的狀態(tài)表。,5.2 用觸發(fā)器實現(xiàn)同步時序電路,當(dāng)電路的原始狀態(tài)圖(表)確定以后，就要選擇適當(dāng) 的時序器件，把電路的狀態(tài)用時序器件狀態(tài)端(如JKFF 的J,K端，集成計數(shù)器74163的CTT,CTP,L

16、D等)的不同取 值組合加以表示(稱之為狀態(tài)分配或狀態(tài)編碼)，然后推 導(dǎo)電路的輸出函數(shù)和時序器件的激勵方程，進(jìn)而畫出邏 輯電路圖。,下面分別討論觸發(fā)器和集成計數(shù)器、寄存器等MSI時 序器件的具體設(shè)計方法。,用觸發(fā)器實現(xiàn)同步時序電路的一般過程下圖所示。,在建立原始狀態(tài)圖和原始狀態(tài)表時，將重點放在正確地反映設(shè)計要求上，因而往往可能會多設(shè)置一些狀態(tài)，但狀態(tài)數(shù)目的多少將直接影響到所需觸發(fā)器的個數(shù)。對于具有q個狀態(tài)的時序電路來說， 所需觸發(fā)器的個數(shù)r由下式?jīng)Q定：,可見，狀態(tài)數(shù)目減少會使觸發(fā)器的數(shù)目減少并簡化電路。 因此，狀態(tài)簡化的目的就是要消去多余狀態(tài)，以得到最簡狀態(tài)圖和最簡狀態(tài)表。,狀態(tài)化簡：對原始狀態(tài)

17、表中存在的若干等價狀態(tài)進(jìn)行合并。,狀態(tài)等價: 設(shè)Si和Sj是原始狀態(tài)表中的兩個狀態(tài)，若分別以Si和Sj為初始狀態(tài)，加入任意的輸入序列，電路均產(chǎn)生相同的輸出序列， 即兩個狀態(tài)的轉(zhuǎn)移效果相同，則稱Si和Sj是等價狀態(tài)或等價狀態(tài)對，記作Si，Sj。凡是相互等價的狀態(tài)都可以合并成一個狀態(tài)。 ,對于完全規(guī)定的狀態(tài)表，判斷兩個狀態(tài)是否等價的具體條件如下： 第一，在所有可能的輸入條件下都有完全相同的輸出； 第二，在所有可能的輸入條件下次態(tài)也等價。 這可能有三種情況： 次態(tài)相同; 次態(tài)交錯; 次態(tài)互為隱含條件。,如：假設(shè)有A,B,C,D,E五個狀態(tài)，當(dāng)出現(xiàn)如圖5.7(a) 所示狀態(tài)轉(zhuǎn)換關(guān)系，則說明A和B是等價

18、的，記作AB。 如果用A替代掉B，也可寫為A=A,B，這就是的情形。,C,D,A,B,0/1,0/1,1/0,1/0,圖5.7 狀態(tài)等價條件,(a),當(dāng)出現(xiàn)如圖5.7(b)所示狀態(tài)轉(zhuǎn)換關(guān)系，則說明A和B 也是等價的。 其物理意義為：在x=0之前，A和B兩狀態(tài)之間不斷 地相互轉(zhuǎn)換；而當(dāng)x=0時，它們都轉(zhuǎn)向狀態(tài)C，這就是條 件的情形。,C,A,B,0/1,0/1,1/0,1/0,圖5.7 狀態(tài)等價條件,(b),當(dāng)出現(xiàn)如圖5.7(c)所示狀態(tài)轉(zhuǎn)換關(guān)系，如狀態(tài)A與B 等價，則D與E就等價；反之，D和E等價，A與B也等價 這就是次態(tài)互為隱含條件。,C,B,A,E,D,0/0,0/0,1/1,1/1,1/

19、0,1/0,0/1,0/1,圖5.7 狀態(tài)等價條件,(c),表A 原始狀態(tài)表,例如，在表A 所示的原始狀態(tài)表中，對于狀態(tài)S2和S5， 當(dāng)輸入X=0時，輸出相同（輸出都為1），次態(tài)也相同（次態(tài)都為S5）；當(dāng)輸入X=1時，輸出相同（輸出都為0），次態(tài)也相同（次態(tài)都為S3）。即可以確定，若分別以S2和S5為初始狀態(tài)，加入任意的輸入序列，電路均產(chǎn)生相同的輸出序列。因此，狀態(tài)S2和S5為等價狀態(tài)，記作S2，S5。 再看S6和S7 兩個狀態(tài)。當(dāng)輸入X=1時，輸出相同，次態(tài)也相同；當(dāng)輸入X=0時，次態(tài)交錯。這說明無論以S6還是以S7為初始狀態(tài)，在接收到輸入1以前將不斷地在S6和S7之間相互轉(zhuǎn)換，且保持輸出為

20、1；一旦收到了輸入1，則都轉(zhuǎn)向S5。 因此，從轉(zhuǎn)移效果來看它們是相同的，這兩個狀態(tài)等價， 記作S6，S7,對于S1和S3這兩個狀態(tài)，當(dāng)輸入X=1時，輸出相同，次態(tài)交錯；當(dāng)輸入X=0時，輸出相同，次態(tài)分別是S2和S4，而S2和S4是否等價的隱含條件是S1和S3等價，這就是互為隱含條件的情況，其轉(zhuǎn)移效果也是相同的，所以S1和S3等價，S2和S4也等價，記作S1，S3、 S2，S4。,等價狀態(tài)具有傳遞性：若Si和Sj等價，Si和Sk等價，則Sj和Sk也等價，記作Sj，Sk。相互等價狀態(tài)的集合稱為等價類， 凡不被其它等價類所包含的等價類稱為最大等價類。 例如， 根據(jù)等價狀態(tài)的傳遞性可知，若有Si，Sj

21、和Si，Sk，則有Sj，Sk，它們都稱為等價類，而只有Si，Sj，Sk才是最大等價類。另外，在狀態(tài)表中，若某一狀態(tài)和其它狀態(tài)都不等價，則其本身就是一個最大等價類。 狀態(tài)表的化簡， 實際就是尋找所有最大等價類，并將最大等價類合并，最后得到最簡狀態(tài)表。所以，表A中所有最大等價類為S1，S3，S2，S4，S5，S6，S7，化簡后的狀態(tài)表如表B所示。,表B 最簡狀態(tài)表,隱含表化簡,1) 作隱含表 隱含表格是一種兩項比較的直角三角形表格，對于表C的原始狀態(tài)表其隱含表如圖D（a）所示。隱含表的縱坐標(biāo)為B、C、D、E、F、G六個狀態(tài)（缺頭），橫坐標(biāo)為A、B、C、D、E、F六個狀態(tài)（少尾），表中的每一個小格用

22、來表示一個狀態(tài)對的等價比較情況。這種表格能保證每兩個狀態(tài)進(jìn)行比較，而且可以逐步確定所有的等價狀態(tài)，使用方便。,2) 順序比較 對原始狀態(tài)表中的每一對狀態(tài)逐一比較， 結(jié)果有三種情況： 狀態(tài)對肯定不等價， 在小格內(nèi)填。 狀態(tài)對肯定等價， 在小格內(nèi)填。 狀態(tài)是否等價取決于隱含條件的， 則把隱含狀態(tài)對填入， 需作進(jìn)一步比較。 按上述規(guī)則將表C順序比較后， 所得的隱含表如圖D（b）所示。,表C 原始狀態(tài)表,圖D 隱含表簡化狀態(tài),3) 關(guān)連比較對順序比較中需要進(jìn)一步比較的狀態(tài)對進(jìn)行比較 從圖D（b）可見，順序比較后只有C和F已確定是等價狀態(tài)對，記為C，F(xiàn)。但AB、AE、BE、DG是否為等價狀態(tài)對還需要檢查

23、其隱含狀態(tài)對，其余狀態(tài)均不等價。 狀態(tài)A和B是否等價決定于隱含狀態(tài)對C、F。因為C、F為等價，所以狀態(tài)A和B為等價狀態(tài)對，記為A，B。 狀態(tài)A和E是否等價決定于隱含狀態(tài)對B、E，而狀態(tài)B和E是否等價決定于隱含狀態(tài)對C、F和A、E，而已有C，F(xiàn)，故又回到了自身，所以有A，E和B，E。 狀態(tài)D和G是否等價決定于隱含狀態(tài)對C、D 和D、E，而狀態(tài)對C、 D 和D、 E不等價， 所以狀態(tài)D和G不等價。,4) 找出最大等價類 根據(jù)以上求得的全部等價狀態(tài)對，可求得該狀態(tài)表的最大等價類為 A，B，E 、C，F(xiàn) 、D和G。 5) 列出最簡狀態(tài)表 從每一個最大等價類中選出一個為代表，現(xiàn)分別從最大等價類A，B，E

24、 、C，F(xiàn) 、D和G中選出A 、 C 、D 和G，作為簡化后的四個狀態(tài)， 最后可作出最簡狀態(tài)表如表E所示。,表 E 最簡狀態(tài)表,狀態(tài)分配,狀態(tài)分配是指將狀態(tài)表中每一個字符表示的狀態(tài)賦以適當(dāng)?shù)亩M(jìn)制代碼，得到代碼形式的狀態(tài)表（二進(jìn)制狀態(tài)表又稱編碼狀態(tài)表），以便求出激勵函數(shù)和輸出函數(shù)， 最后完成時序電路的設(shè)計。 狀態(tài)分配合適與否，雖然不影響觸發(fā)器的級數(shù)，但對所設(shè)計的時序電路的復(fù)雜程度有一定的影響。然而，要得到最佳分配方案是很困難的。這首先是因為編碼的方案太多，如果觸發(fā)器的個數(shù)為r，實際狀態(tài)數(shù)為q，則一共有2r種不同代碼。 若要將2r種代碼分配到q個狀態(tài)中去，并考慮到一些實際情況，有效的分配方案數(shù)為

25、,可見，當(dāng)q增大時，N值將急劇增加，要尋找一個最佳方案很困難。此外，雖然人們已提出了許多算法，但也都還不成熟，因此在理論上這個問題還沒解決。 基本思想：在狀態(tài)分配時，為了得到較簡單的次態(tài)方程和輸出方程，盡可能使后續(xù)次態(tài)和輸出方程的卡諾圖中的“1”方格相鄰分布，并形成最大的卡諾圈。 在眾多算法中，相鄰法比較直觀、簡單，便于采用。它有三條原則，即符合下列條件的狀態(tài)應(yīng)盡可能分配相鄰的二進(jìn)制代碼： 在同一輸入條件下，具有相同次態(tài)的現(xiàn)態(tài)。 在相鄰輸入條件下，同一現(xiàn)態(tài)下的次態(tài)。 在所有輸入條件條件下，具有相同輸出的現(xiàn)態(tài)。 三條原則以第一條為主， 兼顧第二、 第三條。,【例】 試對表F所示的狀態(tài)表進(jìn)行狀態(tài)分

26、配。 解：從表F狀態(tài)表可見，它有四個狀態(tài)S1、S2、S3、 S4，故電路使用兩個觸發(fā)器，即需要兩個狀態(tài)變量Q1、Q0進(jìn)行編碼。為方便起見，通常用卡諾圖來表示分配結(jié)果。 按原則一, S1S2、S2S3應(yīng)分配相鄰代碼。 按原則二, S1S3、S1S4、S2S3應(yīng)分配相鄰代碼。 按原則三, S2S3應(yīng)分配相鄰代碼。 根據(jù)三條原則，將狀態(tài)分配方案填入圖1的卡諾圖中， 它僅未滿足S1S3相鄰。所以，分配結(jié)果為S=00, S2=01, S3=11, S4=10。 最后可得到二進(jìn)制狀態(tài)表如表G所示。,表F 本例 狀態(tài)表,表 G 上例 二進(jìn)制狀態(tài)表,圖1 上例 狀態(tài)分配表,例5.5 選用D觸發(fā)器為記憶元件，繼

27、續(xù)完成例5.1的 “01”序列檢測器的設(shè)計。 解： (1) 狀態(tài)化簡,x,PS,0,1,S0,S1,S2,S1/0,S0/0,S1/0,S2/1,S1/0,S0/0,NS/z,表5.1 “01”序列監(jiān)測器狀態(tài)表,表5.1需要2個DFF。,因 S0,S2 ，所以合并去掉S2，即 S0= S0,S2 ，簡化后需1個DFF,x,PS,0,1,S0,S1,S1/0,S0/0,S1/0,S0/1,NS/z,表5.4 “01”檢測器簡化后的狀態(tài)表,(2) 狀態(tài)分配,令S0=0,S1=1，則編碼狀態(tài)表如表5.5所列。,x,Qn,0,1,0,1,1/0,0/0,1/0,0/1,Qn+1/z,表5.4 “01”

28、檢測器的編碼狀態(tài)表,(3) 導(dǎo)出次態(tài)方程和輸出方程,由狀態(tài)編碼表得出圖5.8所示的次態(tài)卡諾圖和輸出 函數(shù)卡諾圖，進(jìn)而求出次態(tài)方程和輸出方程分別為：,x,Qn,0,1,0,1,1,0,1,0,Qn+1,x,Qn,0,1,0,1,0,0,0,1,z,表5.8 導(dǎo)出次態(tài)方程和輸出方程的卡諾圖,次態(tài)方程：,輸出方程：,Z=xQn,根據(jù)DFF的特征方程Qn+1=D，知DFF的激勵方程為：,(4) 畫出邏輯圖,1,C1,1D,Q,CP,x,z,圖5.9 “01”檢測器的邏輯圖,【例】 試用JK觸發(fā)器完成“111”序列檢測器的設(shè)計。, 狀態(tài)化簡 由下表(a)原始狀態(tài)表用直接觀測法可知，S2、S3為等價狀態(tài)對

29、，簡化后可得如表(b)最簡狀態(tài)表。 , 狀態(tài)分配 該時序電路共有三個狀態(tài)，采用兩個JK觸發(fā)器，狀態(tài)變量為Q1、Q0。 按原則一，S1S2相鄰；按原則二，S0S1和S0S2相鄰； 按原則三，S0S1相鄰。綜合考慮后分配S0S1和S1S2相鄰，這樣就不能兼顧S0S2相鄰，狀態(tài)分配編碼表如下圖所示。 最后狀態(tài)分配為S0=00, S1=10，S2=11。狀態(tài)分配后得到如表(c)二進(jìn)制狀態(tài)表，它是一個非完全描述時序電路的設(shè)計。,S0=00 S1=10 S2=11, 確定激勵函數(shù)和輸出函數(shù),本例次態(tài)與輸出卡諾圖,根據(jù)圖(a)、(b)的兩次態(tài)方程并經(jīng)過化簡得：,最后的激勵函數(shù)和輸出函數(shù)為：,而JK觸發(fā)器的特

30、性方程為：,根據(jù)以上方程，畫出“111”序列檢測器的邏輯圖如下圖所示。,“111”序列檢測器邏輯圖,自啟動檢查。,本例狀態(tài)圖,例5.6 選用JK觸發(fā)器，完成例5.28421BCD碼誤碼 檢測器的設(shè)計,(1) 狀態(tài)化簡,解：,x,PS,0,1,S0,S1,S2,S1/0,S2/0,S3/0,S4/0,S5/0,S6/0,S3,S4,S5,S7/0,S8/0,S9/0,S10/0,S11/0,S12/0,S6,S7,S8,S13/0,S14/0,S0/0,S0/0,S0/0,S0/1,S9,S10,S0/0,S0/1,S0/0,S0/1,S11,S12,S13,S0/0,S0/0,S0/0,S0/

31、1,S0/0,S0/1,S14,S0/0,S0/1,NS/z,8421BCD碼誤碼檢測器的狀態(tài)表,x,PS,0,1,S0,S1,S2,S1/0,S2/0,S3/0,S4/0,S5/0,S6/0,S3,S4,S5,S7/0,S8/0,S8/0,S8/0,S7/0,S8/0,S6,S7,S8,S8/0,S8/0,S0/0,S0/0,S0/0,S0/1,NS/z,進(jìn)一步 化簡,表5.6 左表的化簡,1,3 2,4,1,5 2,6,1,7 2,8,1,8 2,8,1,7 2,8,1,8 2,8,1,0 2,0,3,5 4,6,3,7 4,8,3,8 4,8,3,7 4,8,3,8 4,8,3,0 4,

32、0,5,7 6,8,5,8 6,8,5,7 4,8,5,8 6,8,5,0 6,0,7,8,7,8,7,0 8,0,7,8,8,0,7,8,7,0 8,0,8,0,S1,S2,S3,S4,S5,S6,S7,S8,S0,S1,S2,S3,S4,S5,S6,S7,圖5.10 用狀態(tài)對圖化簡狀態(tài)表,x,PS,0,1,NS/z,狀態(tài)合并之后的最簡狀態(tài)表為：,狀態(tài)對圖中未打“”的格子 表示對應(yīng)的狀態(tài)對是等價的。 由圖5.10可得全部狀態(tài)等價 類為：,S1S2, S3S5, S4S6,現(xiàn)令,得最簡狀態(tài)表如表5.7所示。,表5.7 最簡狀態(tài)表,(2) 狀態(tài)分配, 在同一輸入條件下，具有相同次態(tài)的現(xiàn)態(tài)。 在相

33、鄰條件下，同一現(xiàn)態(tài)下的次態(tài)。 在所有條件下，具有相同輸出的現(xiàn)態(tài)。,三條規(guī)則有時不能同時滿足時，按的優(yōu)先順序進(jìn)行考慮。,x,PS,0,1,NS/z,表5.7 最簡狀態(tài)表,本例q=6，所以r=3，故需要三個JKFF,0,1,00 01 11 10,圖5.11 狀態(tài)分配圖,x,0,1,表5.8 編碼狀態(tài)表,000,010/0,010/0,001,000/0,000/0,x,PS,0,1,NS/z,011,001/0,101/0,010,011/0,111/0,110,xxx/x,xxx/x,111,101/0,101/0,101,000/0,000/1,100,xxx/x,xxx/x,x,0,1,表

34、5.8 編碼狀態(tài)表,000,010/0,010/0,001,000/0,000/0,011,001/0,101/0,010,011/0,111/0,110,xxx/x,xxx/x,111,101/0,101/0,101,000/0,000/1,100,xxx/x,xxx/x,x,0,1,000,0,0,001,0,0,011,0,1,010,0,1,110,x,x,111,1,1,101,0,0,100,x,x,(a),x,0,1,表5.8 編碼狀態(tài)表,000,010/0,010/0,001,000/0,000/0,011,001/0,101/0,010,011/0,111/0,110,xxx

35、/x,xxx/x,111,101/0,101/0,101,000/0,000/1,100,xxx/x,xxx/x,x,0,1,000,1,1,001,0,0,011,0,0,010,1,1,110,x,x,111,0,0,101,0,0,100,x,x,(a),x,0,1,表5.8 編碼狀態(tài)表,000,010/0,010/0,001,000/0,000/0,011,001/0,101/0,010,011/0,111/0,110,xxx/x,xxx/x,111,101/0,101/0,101,000/0,000/1,100,xxx/x,xxx/x,x,0,1,000,0,0,001,0,0,01

36、1,1,1,010,1,1,110,x,x,111,1,1,101,0,0,100,x,x,(a),x,0,1,表5.8 編碼狀態(tài)表,000,010/0,010/0,001,000/0,000/0,011,001/0,101/0,010,011/0,111/0,110,xxx/x,xxx/x,111,101/0,101/0,101,000/0,000/1,100,xxx/x,xxx/x,x,0,1,000,0,0,001,0,0,011,0,0,010,0,0,110,x,x,111,0,0,101,0,1,100,x,x,(a),次態(tài)方程和輸出方程：,由JK觸發(fā)器的特性方程，將上式變換為：,

37、即可得三個JK觸發(fā)器的激勵方程為：,(4) 畫出邏輯圖,(5) 電路自啟動性檢查,根據(jù)次態(tài)方程，可推導(dǎo)出已設(shè)計的電路狀態(tài)圖如圖 5.14所示。,該電路具有 自啟動特性。,例5.7 用D觸發(fā)器設(shè)計一個模6同步加法計數(shù)器。,解：,電路狀態(tài)數(shù)等于加法計數(shù)器的模數(shù)，且不需 進(jìn)行狀態(tài)化簡。,z,000,001,0,001,010,0,010,011,0,011,100,0,100,101,0,101,000,1,表5.9 模6計數(shù)器的編碼狀態(tài)表,6個狀態(tài)需要三個觸發(fā)器，按照加法計數(shù)規(guī)律分配相應(yīng)的二進(jìn)制代碼，其相應(yīng)的編碼狀態(tài)表如左表所示。,二進(jìn)制狀態(tài)表,z,000,001,0,001,010,0,011,

38、100,0,010,011,0,100,101,x,101,000,1,模6計數(shù)器的二進(jìn)制狀態(tài)表,110,xxx,0,x,111,xxx,求DFF激勵方程,DFF的特性方程：,從而得激勵方程為：,由激勵方程和輸出方程得模6計數(shù)器的邏輯圖如 圖5.17所示。,圖5.17 模6計數(shù)器的邏輯圖,檢查自啟動,電路具有自啟動功能,次態(tài)方程 輸出方程,圖5.18 電路自啟動性驗證,若重新分配狀態(tài)代碼，檢查自啟動特性。,S0=000,S1=001,S2=011,S3=111,S4=110,S5=100,根據(jù)上述設(shè)計過程，可推導(dǎo)出新的模6加法計數(shù)器 的最簡的次態(tài)方程和輸出方程為：,顯然，此方案設(shè)計電路圖簡單,

39、圖5.19 檢驗自啟動性的狀態(tài)圖,自行構(gòu)成循環(huán)，因此電路不具有自啟動能力。這種情況稱計數(shù)器出現(xiàn)了堵塞現(xiàn)象,出現(xiàn)堵塞現(xiàn)象的原因：在次態(tài)方程推導(dǎo)時，把無效 狀態(tài)規(guī)定為任意項處理，沒有確定的轉(zhuǎn)移方向。 消除方法：給某一無效狀態(tài)規(guī)定一個確定的次態(tài)， 從而打破堵塞循環(huán)序列而進(jìn)入有效序列中。 如令101轉(zhuǎn)移到有效狀態(tài)011，則就可以打破堵塞 現(xiàn)象，狀態(tài)圖如圖5.20所示。,圖5.20 打斷堵塞循環(huán)序列的狀態(tài)圖,根據(jù)此狀態(tài)圖重新推導(dǎo)次態(tài)方程，可得無堵塞循環(huán) 的次態(tài)方程為：,無堵塞循環(huán)序列的邏輯電路如圖5.21所示。,消除計數(shù)器堵塞的另一種方法是：對觸發(fā)器加清 零或置位信號，強迫計數(shù)器脫離堵塞循環(huán)序列而進(jìn)入

40、有效序列。,5.3 用MSI時序模塊設(shè)計同步時序電路,采用MSI器件設(shè)計同步時序電路時有許多不同于傳統(tǒng)方法的特點： 狀態(tài)化簡一般不必進(jìn)行。只有在某些特殊情況下，如果化簡能夠減少MSI器件數(shù)目(如原狀態(tài)為 17 個，化簡后小于 17 個)才有實際意義。 狀態(tài)分配根據(jù)器件的功能而定。一般選擇了合適的MSI器件后，根據(jù)其操作特點來進(jìn)行狀態(tài)分配。為了使電路連線減少，還應(yīng)考慮盡量使操作功能種類減少。 求激勵函數(shù)和輸出函數(shù)時，首先要確定MSI器件在每個狀態(tài)下執(zhí)行的操作功能，然后根據(jù)需要執(zhí)行的操作去設(shè)置各控制端的激勵，進(jìn)而再導(dǎo)出激勵(控制)方程和輸出方程。,5.3.1 以集成計數(shù)器為核心設(shè)計同步時序電路,例

41、5.8 試以MSI時序模塊74163為核心，設(shè)計一個7位 巴克碼(1110010)串行序列檢測器。,解: 巴克碼是一種具有特殊規(guī)律的二進(jìn)制碼組，它是 一種非周期序列。在數(shù)字通信中，巴克碼可用于信號 的同步測試。 常見的巴克碼有2、3、4、5、7、11、13位等， 其中7位的碼組為1110010。,(1) 確定輸入和輸出變量,該輸入串行序列檢測器的輸入序列為x，輸出序列 為z。x和z的對應(yīng)關(guān)系為：,x 10110111001010 z 00000000000100,(2) 確定原始狀態(tài)圖,電路需要記住8個狀態(tài)，分別定義為： 初始狀態(tài)S0：記住一個x=0的狀態(tài)，此時z=0； S1:記住第一個碼元“

42、1”的狀態(tài)； S2:記住序列“11”的狀態(tài)； S3:記住序列“111”的狀態(tài)； S4:記住序列“1110”的狀態(tài)； S5:記住序列“11100”的狀態(tài)； S6:記住序列“111001”的狀態(tài)； S7:記住序列“1110010”的狀態(tài)，此時z=1。,8個狀態(tài)之間的轉(zhuǎn)換關(guān)系如圖5.22所示,(3) 利用集成計數(shù)器74163實現(xiàn),以MSI時序模塊為核心實現(xiàn)同步時序電路的 關(guān)鍵：導(dǎo)出MSI器件的各控制輸入端的激勵方程。 激勵方程與電路的外部輸入信號和時序模塊的 狀態(tài)輸出有關(guān)。 激勵方程的導(dǎo)出需要通過分析其編碼狀態(tài)圖(表) ，弄清在每一種現(xiàn)態(tài)下要實現(xiàn)何種狀態(tài)轉(zhuǎn)換，要實現(xiàn) 這些轉(zhuǎn)換，需要MSI模塊做怎樣的

43、一些操作，把所有 分析的結(jié)果填入一張類似于卡諾圖的表各中，這就是 所謂的MSI時序模塊的操作表。 再由操作表來分析MSI各控制輸入端應(yīng)加的激勵 信號，從而導(dǎo)出激勵方程。,狀態(tài)分配,r3,對于MSI計數(shù)器來說，其基本功能一般有計數(shù)、 預(yù)置、保持和清零等。 而在計數(shù)和預(yù)置操作中計數(shù)操作較為簡單。因此 在狀態(tài)分配時應(yīng)盡量考慮通過計數(shù)操作來實現(xiàn)狀態(tài)之 間的轉(zhuǎn)換，如：可分配次態(tài)是現(xiàn)態(tài)的代碼加1。 此外，為減少激勵函數(shù)，操作方法要盡可能地少， 如：用預(yù)置操作代替清零操作，就可以不考慮CR的函 數(shù)(另其始終為1即可)。,本例的狀態(tài)分配圖如圖5.23所示。,0,1,00 01 11 10,圖5.23 狀態(tài)分配

44、圖, 畫操作表,分析圖5.24所示的編碼狀態(tài)圖可知：在狀態(tài)000時， x=0時，其狀態(tài)仍為000，所以進(jìn)行的操作為保持；當(dāng) x=1時，狀態(tài)變?yōu)?01，所以進(jìn)行的操作為計數(shù)；再如 狀態(tài)為110時，若x=0，則次態(tài)為111，進(jìn)行計數(shù)操作； 若x1，則次態(tài)為010，顯然為預(yù)置操作。同理依次 分析，可得實現(xiàn)本例功能的74163操作表，如表5.10所示,0,1,00 01 11 10,表5.10 74163操作表, 求74163控制端CTTCTP，置數(shù)端LD和并行數(shù)據(jù) 輸入端D3D2D1D0的函數(shù)表達(dá)式(激勵方程),0,1,00 01 11 10,表5.10 74163操作表,由操作表畫出如圖5.25(a),(b),(c)的卡諾圖。,00 01 11 10,00 01 11 10,0,1,00 01 11 10,0,1,0,1,圖5.25 推導(dǎo)CTTCTP,LD和D2D1D0的函數(shù)表達(dá)式,求輸出方程z。根據(jù)編碼狀態(tài)圖，列其卡諾圖，求 出輸出方程為：, 畫邏輯圖。如圖5.26所示。,Q2,Q1,Q0,D2,D1,D0,CTP,CTT,CP,74163,D0,D1,D2,D3,D4,D5,D6,D7,A0,A1,A2,D0,D1,D2,D3,D4,D5,D6,D7,A2,A1,A0,CP,Y1,Y2,0,=1,z,x,x,