實(shí)驗(yàn)八 加、減法器

1、實(shí)驗(yàn)八 加、減法器 數(shù)字邏輯電路加法器一、 實(shí)驗(yàn)?zāi)康?.了解二進(jìn)制加法，加法計(jì)數(shù)器的工作過(guò)程。2.學(xué)會(huì)計(jì)數(shù)器的調(diào)整及測(cè)試。二、 實(shí)驗(yàn)儀器及器件穩(wěn)壓電源 一臺(tái)實(shí)驗(yàn)板 一塊數(shù)字萬(wàn)用表 一塊集成塊 74LS74 74LS112 74LS76 74LS93三、 實(shí)驗(yàn)內(nèi)容及說(shuō)明該電路是二進(jìn)制并行加法器，是一種能并行產(chǎn)生兩個(gè)二進(jìn)制數(shù)算術(shù)和的組合邏輯部件.采用4位二進(jìn)制并行加法器設(shè)計(jì)一個(gè)用余3碼表示的1位十進(jìn)制數(shù)加法器。 根據(jù)余3碼的特點(diǎn)，兩個(gè)余3碼表示的十進(jìn)制數(shù)相加時(shí)，需要對(duì)相加結(jié)果進(jìn)行修正。修正法則是：若相加結(jié)果無(wú)進(jìn)位產(chǎn)生，則和需要減3；若相加結(jié)果有進(jìn)位產(chǎn)生，則和需要加3。據(jù)此，可用兩片4位二進(jìn)制并行加

2、法器和一個(gè)反相器實(shí)現(xiàn)給定功能，邏輯電路圖如圖7.6所示。其中，片用來(lái)對(duì)兩個(gè)1位十進(jìn)制數(shù)的余3碼進(jìn)行相加，片用來(lái)對(duì)相加結(jié)果進(jìn)行修正。修正控制函數(shù)為片的進(jìn)位輸出FC4，當(dāng)FC4=0時(shí)，將片的和輸出送至片，并將其加上二進(jìn)制數(shù)1101(即采用補(bǔ)碼實(shí)現(xiàn)運(yùn)算結(jié)果減二進(jìn)制數(shù)0011)；當(dāng)FC4=1時(shí)，將片的和輸出送至片，并將其加上二進(jìn)制數(shù)0011，片的和輸出即為兩余3碼相加的和數(shù)。 圖7.6 邏輯電路圖四位二進(jìn)制并行加法器T693構(gòu)成思想如下： 第i位全加器的進(jìn)位輸出函數(shù)表達(dá)式為 Ci = AiBi+(Ai+Bi)Ci-1 令 Ai+BiPi （進(jìn)位傳遞函數(shù)） AiBiGi （進(jìn)位產(chǎn)生函數(shù)） 則有 Ci=PiCi-1+Gi 于是，當(dāng)i=1、2、3、4時(shí)，可得到4位并行加法器各位的進(jìn)位輸出函數(shù)表達(dá)式為 C1=P1C0+G1 C2=P2C1+G2=P2P1C0+P2G1+G2 C3=P3C2+G3=P3P2P1C0+P3P2G1+P3G2+G3 C4=P4C3+G4=P4P3P2P1C0+P4P3P2G1+P4P3G2+P4G3+G4 由于C1C4是Pi、Gi和C0的函數(shù)，而Pi、Gi又是 Ai、Bi的函數(shù)，所以，在輸入Ai、Bi和C0之后，可以同時(shí)產(chǎn)生C1C4。通常將根據(jù)Pi、Gi和C0形成C1C4的邏輯電路稱為先行進(jìn)位發(fā)生器。采用先行進(jìn)位