實驗八 加、減法器_第1頁
實驗八 加、減法器_第2頁
實驗八 加、減法器_第3頁
全文預覽已結束

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權，請進行舉報或認領

文檔簡介

1、實驗八 加、減法器 數(shù)字邏輯電路加法器一、 實驗目的1.了解二進制加法，加法計數(shù)器的工作過程。2.學會計數(shù)器的調(diào)整及測試。二、 實驗儀器及器件穩(wěn)壓電源 一臺實驗板 一塊數(shù)字萬用表 一塊集成塊 74LS74 74LS112 74LS76 74LS93三、 實驗內(nèi)容及說明該電路是二進制并行加法器，是一種能并行產(chǎn)生兩個二進制數(shù)算術和的組合邏輯部件.采用4位二進制并行加法器設計一個用余3碼表示的1位十進制數(shù)加法器。 根據(jù)余3碼的特點，兩個余3碼表示的十進制數(shù)相加時，需要對相加結果進行修正。修正法則是：若相加結果無進位產(chǎn)生，則和需要減3；若相加結果有進位產(chǎn)生，則和需要加3。據(jù)此，可用兩片4位二進制并行加

2、法器和一個反相器實現(xiàn)給定功能，邏輯電路圖如圖7.6所示。其中，片用來對兩個1位十進制數(shù)的余3碼進行相加，片用來對相加結果進行修正。修正控制函數(shù)為片的進位輸出FC4，當FC4=0時，將片的和輸出送至片，并將其加上二進制數(shù)1101(即采用補碼實現(xiàn)運算結果減二進制數(shù)0011)；當FC4=1時，將片的和輸出送至片，并將其加上二進制數(shù)0011，片的和輸出即為兩余3碼相加的和數(shù)。 圖7.6 邏輯電路圖四位二進制并行加法器T693構成思想如下： 第i位全加器的進位輸出函數(shù)表達式為 Ci = AiBi+(Ai+Bi)Ci-1 令 Ai+BiPi （進位傳遞函數(shù)） AiBiGi （進位產(chǎn)生函數(shù)） 則有 Ci=PiCi-1+Gi 于是，當i=1、2、3、4時，可得到4位并行加法器各位的進位輸出函數(shù)表達式為 C1=P1C0+G1 C2=P2C1+G2=P2P1C0+P2G1+G2 C3=P3C2+G3=P3P2P1C0+P3P2G1+P3G2+G3 C4=P4C3+G4=P4P3P2P1C0+P4P3P2G1+P4P3G2+P4G3+G4 由于C1C4是Pi、Gi和C0的函數(shù)，而Pi、Gi又是 Ai、Bi的函數(shù)，所以，在輸入Ai、Bi和C0之后，可以同時產(chǎn)生C1C4。通常將根據(jù)Pi、Gi和C0形成C1C4的邏輯電路稱為先行進位發(fā)生器。采用先行進位

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論