計(jì)算機(jī)邏輯結(jié)構(gòu)與基礎(chǔ)課件：2_3門(mén)電路的基本知識(shí)

1、1,2、邏輯函數(shù)與門(mén)網(wǎng)絡(luò),2.3 門(mén)電路的基本知識(shí),2,2.3.1 正邏輯與負(fù)邏輯,實(shí)現(xiàn)非、與、或邏輯的電路分別稱(chēng)為：非門(mén)、與門(mén)、或門(mén) 模擬電路（線(xiàn)性，非線(xiàn)性） 數(shù)字電路（開(kāi)關(guān)） 一般采用半導(dǎo)體器件實(shí)現(xiàn) 雙極型晶體管 MOS晶體管,3,雙極型晶體管,晶體管-晶體管邏輯（TTL） 驅(qū)動(dòng)電流大（74，54 系列） 射集耦合邏輯（ECL） 速度較快 集成注入邏輯（I I L） 不需要制造電阻，集成度較高,4,MOS晶體管(不需要制造電阻，集成度高),N溝道MOS（NMOS） 電流由負(fù)電荷攜帶，適合LSI P溝道MOS（PMOS） 電流由正電荷攜帶，適合LSI 互補(bǔ)對(duì)稱(chēng)MOS（CMOS） 速度慢，驅(qū)動(dòng)

2、電流小,5,正邏輯與負(fù)邏輯,正邏輯 高電平代表邏輯 1 低電平代表邏輯 0,負(fù)邏輯 低電平代表邏輯 1 高電平代表邏輯 0,6,2.3.2 非門(mén)的電路模型,上拉電阻,下拉開(kāi)關(guān),7,2.3.2 其它門(mén)電路模型與非門(mén)電路模型,8,或非門(mén)電路模型,9,與或非門(mén)電路模型,10,2.3.4 門(mén)電路的主要技術(shù)要求 2.3.4.1 邏輯電平穩(wěn)定,TTL: H=3V L=0.3V ECL: H=-0.8V L=-1.6V CMOS: H=Vcc L=GND,11,2.3.4.2 功耗小,靜態(tài)功耗 高電平 低電平 瞬態(tài)功耗 頻率,12,電壓: TTL +5V ECL -5V 低功耗器件 3.3V 功耗 CMOS 50納瓦/門(mén) TTL 222毫瓦/門(mén) ECL 2545毫瓦/門(mén),13,2.3.4.2 速度高,14,15,2.3.4.2 抗干擾能力強(qiáng),干擾容限(干擾裕度),16,2.3.4.2 負(fù)載能力強(qiáng),拉電流負(fù)載 灌電流負(fù)載,17,拉電流負(fù)載,18,灌電流負(fù)載,19,電容負(fù)載,20,2.3.5 互補(bǔ)輸出電路結(jié)構(gòu),21,注意：互補(bǔ)輸出電路結(jié)構(gòu)禁止輸出端并聯(lián)使用,扇出系數(shù),22,2.3.6 集成門(mén)電路的外部封裝,小規(guī)模集成電路(SSI)系列中,常見(jiàn)的門(mén)電路結(jié)構(gòu)有: 六-1輸入結(jié)構(gòu)、四-2輸入結(jié)構(gòu)、 三-3輸入結(jié)構(gòu)、二-4輸入結(jié)構(gòu) 門(mén)電路有： 與門(mén)、或門(mén)、