[計算機(jī)硬件及網(wǎng)絡(luò)]6_第6次課 C54x的片內(nèi)外設(shè).ppt

2019年3月29日,DSP原理及應(yīng)用,1,第2章 TMS320C54x的硬件結(jié)構(gòu),2.6 C54x的片內(nèi)外設(shè)電路,C54x器件除了提供哈佛結(jié)構(gòu)的總線、功能強(qiáng)大的CPU以及大容量的存儲空間外，還提供了必要的片內(nèi)外部設(shè)備。 不同型號的C54x芯片，所配置的片內(nèi)外設(shè)有所不同，這些片內(nèi)外設(shè)主要包括：, 通用I/O引腳 定時器 時鐘發(fā)生器 主機(jī)接口HPI, 串行通信接口 軟件可編程等待 狀態(tài)發(fā)生器 可編程分區(qū)轉(zhuǎn)換邏輯,2019年3月29日,DSP原理及應(yīng)用,2,第2章 TMS320C54x的硬件結(jié)構(gòu),1通用I/O引腳,C54x芯片為用戶提供了兩個通用的I/O引腳。,XF：用于程序向外設(shè)傳輸標(biāo)志信息。 通過此引腳的置位或復(fù)位，可以控制外設(shè) 的工作。,2.6 C54x的片內(nèi)外設(shè)電路,2019年3月29日,DSP原理及應(yīng)用,3,第2章 TMS320C54x的硬件結(jié)構(gòu),2定時器,C54x的定時器是一個帶有4位預(yù)分頻器的16位可軟件編程減法計數(shù)器。 這個減法計數(shù)器每來1個時鐘周期自動減1，當(dāng)計數(shù)器減到0時產(chǎn)生定時中斷。 通過編程設(shè)置特定的狀態(tài)可使定時器停止、恢復(fù)運行、復(fù)位或禁止。,2.6 C54x的片內(nèi)外設(shè)電路,2019年3月29日,DSP原理及應(yīng)用,4,第2章 TMS320C54x的硬件結(jié)構(gòu),2定時器,C54x的定時器主要包括3個存儲器映像寄存器：,定時設(shè)定寄存器TIM 定時周期寄存器PRD 定時控制寄存器TCR, 定時設(shè)定寄存器TIM 它是一個16位減法計數(shù)器，映射到數(shù)據(jù)存儲空間的0024H單元。復(fù)位或定時器中斷（TINT）時，TIM內(nèi)裝入PRD寄存器的值（定時時間），并進(jìn)行自動減1操作。, 定時周期寄存器PRD 16位的存儲器映像寄存器，位于數(shù)據(jù)存儲空間的0025H單元，用來存放定時時間常數(shù)。每次復(fù)位或TINT中斷時，將定時時間裝入TIM寄存器。,2019年3月29日,DSP原理及應(yīng)用,5,第2章 TMS320C54x的硬件結(jié)構(gòu),2定時器, 定時控制寄存器TCR 16位的存儲器映像寄存器，位于數(shù)據(jù)存儲空間的0026H單元，用來存儲定時器的控制位和狀態(tài)位，包括定時器分頻系數(shù)TDDR、預(yù)標(biāo)定計數(shù)器PSC、控制位TRB和TSS等。,定時中斷的周期： CLKOUT（TDDR1）（PRD1）,時鐘周期,分頻系數(shù),時鐘周期,2019年3月29日,DSP原理及應(yīng)用,6,第7章 TMS320C54x的片內(nèi)外設(shè)、接口及應(yīng)用,定時器主要由定時寄存器TIM、定時周期寄存器PRD、定時控制寄存器TCR及相應(yīng)的邏輯控制電路組成。 寄存器TIM、PRD和TCR是存儲器映像寄存器，地址分別為0024H、0025H和0026H。,(1) 定時器結(jié)構(gòu),定時器的組成,2019年3月29日,DSP原理及應(yīng)用,7,第7章 TMS320C54x的片內(nèi)外設(shè)、接口及應(yīng)用,定時器的組成,主定時模塊,預(yù)定標(biāo)模塊,2019年3月29日,DSP原理及應(yīng)用,8,第7章 TMS320C54x的片內(nèi)外設(shè)、接口及應(yīng)用,定時寄存器TIM,邏輯控制電路,定時周期寄存器PRD,定時控制寄存器TCR,16位減1計數(shù)器。地址：0024H,用來存放定時時間。地址：0025H,存放定時器的控制位和狀態(tài)位。地址：0026H。,用來控制定時器協(xié)調(diào)工作。,2019年3月29日,DSP原理及應(yīng)用,9,第7章 TMS320C54x的片內(nèi)外設(shè)、接口及應(yīng)用,邏輯控制電路：由三個或門和一個與門組成。, 通過或門1、3控制PRD的加載計數(shù)； 通過或門1、2控制PSC的加載計數(shù)。 停止控制位TSS：通過與門屏蔽CLKOUT信號來控制定時器的啟動。 TINT外部定時中斷，定時時間到發(fā)中斷； TOUT定時輸出，輸出定時波形。,2019年3月29日,DSP原理及應(yīng)用,10,第7章 TMS320C54x的片內(nèi)外設(shè)、接口及應(yīng)用,主定時模塊包括PRD和TIM,由預(yù)定標(biāo)模塊定時，預(yù)定標(biāo)模塊每輸出一個時鐘，TIM減1。當(dāng)TIM減到0后，TIM裝入PRD的值。,(2) 定時器工作原理,主定時模塊的定時中斷(TINT)信號輸出至CPU以及定時器的輸出引腳TOUT。,2019年3月29日,DSP原理及應(yīng)用,11,第7章 TMS320C54x的片內(nèi)外設(shè)、接口及應(yīng)用,預(yù)定標(biāo)模塊包括TCR中的TDDR和PSC位，由CPU時鐘定時，每來一個CPU時鐘，PSC值減1。 當(dāng)PSC減至0、設(shè)備復(fù)位或定時器復(fù)位時，TDDR的內(nèi)容復(fù)制到PSC中。,4位預(yù)定標(biāo)計數(shù)器PSC和16位定時計數(shù)器TIM組成一個20位計數(shù)器，定時器每接收一個CPU時鐘減1,當(dāng)計數(shù)器減到0時，產(chǎn)生定時中斷(TINT),同時PSC和TIM重新裝入預(yù)設(shè)的值。,2019年3月29日,DSP原理及應(yīng)用,12,第7章 TMS320C54x的片內(nèi)外設(shè)、接口及應(yīng)用,由邏輯控制電路控制定時器運行。, 定時分頻系數(shù)和周期數(shù)分別裝入TCD和PRC寄存器中；, 每來一個定時脈沖CLKOUT，計數(shù)器PSC減1；, 當(dāng)PSC減至0時，PSC產(chǎn)生借位信號；, 在PSC的借位信號作用下，TIM減1計數(shù)，同時將分頻系數(shù)裝入PSC，重新計數(shù)；, 當(dāng)TIM減到0時，定時時間到，由借位產(chǎn)生定時中斷TINT和定時輸出TOUT，并將PRD中的時間常數(shù)重新裝入TIM。,定時器的工作過程：,2019年3月29日,DSP原理及應(yīng)用,13,第7章 TMS320C54x的片內(nèi)外設(shè)、接口及應(yīng)用,16位存儲器映像寄存器，包含定時器的控制位和狀態(tài)位。,(3) 定時控制寄存器TCR,保留位,軟件調(diào)試控制位,預(yù)定標(biāo)計數(shù)器,重新 加載位,停止 狀態(tài)位,分 頻 系 數(shù),2019年3月29日,DSP原理及應(yīng)用,14,第7章 TMS320C54x的片內(nèi)外設(shè)、接口及應(yīng)用,TDDR：定時器分頻系數(shù),用來對CLKOUT進(jìn)行分頻,以改變定時周期。 最大預(yù)定標(biāo)值為16，最小預(yù)定標(biāo)值為1。 當(dāng)PSC減到0后，以TDDR中的數(shù)加載PSC。,TSS：定時器停止?fàn)顟B(tài)位，用于停止或啟動定時器 復(fù)位時，TSS位清0，定時器立即定時。 TSS=0，定時器啟動工作； TSS=1，定時器停止工作。,2019年3月29日,DSP原理及應(yīng)用,15,第7章 TMS320C54x的片內(nèi)外設(shè)、接口及應(yīng)用,TRB：定時器重新加載位，用來復(fù)位片內(nèi)定時器。 當(dāng)TRB置1時，以PRD中的數(shù)加載TIM，以及以TDDR中的值加載PSC。TRB總是讀成0。,PSC：定時器預(yù)定標(biāo)計數(shù)器，其標(biāo)定范圍為116。當(dāng)PSC減到0后，TDDR位域中的數(shù)加載到PSC, TIM減1。,2019年3月29日,DSP原理及應(yīng)用,16,第7章 TMS320C54x的片內(nèi)外設(shè)、接口及應(yīng)用,Free、Soft：軟件調(diào)試控制位。Free和Soft位結(jié)合使用，用來控制調(diào)試程序斷點操作情況下的定時器工作狀態(tài)。,保留：讀成0。,2019年3月29日,DSP原理及應(yīng)用,17,第7章 TMS320C54x的片內(nèi)外設(shè)、接口及應(yīng)用,定時器的基準(zhǔn)工作脈沖由CLKOUT提供，每來一個脈沖預(yù)定標(biāo)計數(shù)器PSC減1，當(dāng)PSC減至0時，下一個脈沖到來，PSC產(chǎn)生借位。 借位信號分別控制定時計數(shù)器TIM減1和或門2的輸出，重新將TDDR的內(nèi)容加載預(yù)定標(biāo)計數(shù)器PSC，從而完成定時工作的一個基本周期。,(4) 定時器的初始化,定時器的定時時間為： 定時周期 = CLKOUT(TDDR+1)(PRD+1),2019年3月29日,DSP原理及應(yīng)用,18,第7章 TMS320C54x的片內(nèi)外設(shè)、接口及應(yīng)用,定時器初始化步驟如下： TCR的TSS位置1，關(guān)閉定時器，停止定時； 裝載PRD值； 重新裝入TCR，初始化TDDR，設(shè)置TSS=0和TRB=1，重裝載定時器周期。啟動定時器。,設(shè)置定時器中斷方法(INTM=1)如下： 將IFR中的TINT置1,以清除尚未處理完的定時器中斷； 將IMR中的TINT置1,啟動定時器中斷。 將INTM置0,啟動全部中斷。,2019年3月29日,DSP原理及應(yīng)用,19,第7章 TMS320C54x的片內(nèi)外設(shè)、接口及應(yīng)用,復(fù)位時，TIM和PRD被設(shè)置為最大值(0FFFFH)，TCR中的TDDR置0，定時器可以通過啟動定時控制寄存器(TCR)完成以下操作： 設(shè)定定時器的工作方式； 設(shè)定預(yù)定標(biāo)計數(shù)器中的當(dāng)前數(shù)值； 啟動或停止定時器； 重新裝載定時器； 設(shè)置定時器的分頻值。,2019年3月29日,DSP原理及應(yīng)用,20,第7章 TMS320C54x的片內(nèi)外設(shè)、接口及應(yīng)用,【例】定時器自動裝載定時。,TSS=0:啟動定時器；TRB=1:自動裝載；TDDR=Ah:分頻系數(shù)10 soft=1，free=0:計數(shù)器減至0時，停止工作；TCR=0AAAH。 定時周期：0101H；關(guān)閉定時器中斷：IFR=0008H； 開放定時器中斷：IMR=0008H。,STM #0000H，SWWSR STM #0010H，TCR STM #0101H，PRD STM #0AAAH，TCR STM #0080H，IFR STM #0080H，IMR RSBX INTM,；不插等待時間 ；TSS=0關(guān)閉定時器 ；加載周期寄存器(PRD) ；裝入定時器控制字，啟動定時器 ；消除尚未處理完的定時器中斷 ；開放定時器中斷 ；開放中斷,2019年3月29日,DSP原理及應(yīng)用,21,第2章 TMS320C54x的硬件結(jié)構(gòu),3時鐘發(fā)生器,主要用來為CPU提供時鐘信號，由內(nèi)部振蕩器和鎖相環(huán)（PLL）電路兩部分組成?？赏ㄟ^內(nèi)部的晶振或外部的時鐘源驅(qū)動。 鎖相環(huán)電路具有頻率放大和信號提純的功能，利用PLL的特性，可以鎖定時鐘發(fā)生器的振蕩頻率，為系統(tǒng)提供高穩(wěn)定的時鐘頻率。 鎖相環(huán)能使時鐘源乘上一個特定的系數(shù)，得到一個比內(nèi)部CPU時鐘頻率低的時鐘源。,2.6 C54x的片內(nèi)外設(shè)電路,2019年3月29日,DSP原理及應(yīng)用,22,第8章 TMS320C54x的硬件設(shè)計,時鐘電路用來為C54x芯片提供時鐘信號，由一個內(nèi)部振蕩器和一個鎖相環(huán)PLL組成，可通過芯片內(nèi)部的晶體振蕩器或外部的時鐘電路驅(qū)動。,(1)時鐘信號的產(chǎn)生,C54x時鐘信號的產(chǎn)生有兩種方法： 使用外部時鐘源； 使用芯片內(nèi)部的振蕩器。,2019年3月29日,DSP原理及應(yīng)用,23,第8章 TMS320C54x的硬件設(shè)計,(a) 使用外部時鐘源,將外部時鐘信號直接加到DSP芯片的X2/CLKIN引腳，而X1引腳懸空。,外部時鐘源可以采用頻率穩(wěn)定的晶體振蕩器，具有使用方便，價格便宜，因而得到廣泛應(yīng)用。,2019年3月29日,DSP原理及應(yīng)用,24,第8章 TMS320C54x的硬件設(shè)計,(b)使用芯片內(nèi)部的振蕩器,在芯片的X1和X2/CLKIN引腳之間接入一個晶體,用于啟動內(nèi)部振蕩器。,C1=C2=20pF,2019年3月29日,DSP原理及應(yīng)用,25,第8章 TMS320C54x的硬件設(shè)計,(2)鎖相環(huán)PLL,鎖相環(huán)PLL具有頻率放大和時鐘信號提純的作用，利用PLL的鎖定特性可以對時鐘頻率進(jìn)行鎖定,為芯片提供高穩(wěn)定頻率的時鐘信號。 鎖相環(huán)還可以對外部時鐘頻率進(jìn)行倍頻，使外部時鐘源的頻率低于CPU的機(jī)器周期，以降低因高速開關(guān)時鐘所引起的高頻噪聲。,C54x的鎖相環(huán)有兩種形式： 硬件配置的PLL： 軟件可編程PLL：,用于C541、C542、C543、C545和C546；,用于C545A、C546A、C548、C549、C5402、C5410和C5420。,2019年3月29日,DSP原理及應(yīng)用,26,第8章 TMS320C54x的硬件設(shè)計,硬件配置的PLL是通過設(shè)定C54x的3個時鐘模式引腳(CLKMD1、CLKMD2和CLKMD3)的狀態(tài)來選擇時鐘方式。,(a) 硬件配置的PLL,上電復(fù)位時，C54x根據(jù)這三個引腳的電平，決定PLL的工作狀態(tài)，并啟動PLL工作。,2019年3月29日,DSP原理及應(yīng)用,27,第8章 TMS320C54x的硬件設(shè)計,注意：, 時鐘方式的選擇方案是針對不同的 C54x芯片而言。, 停止工作方式等效于IDLE3省電方式。,2019年3月29日,DSP原理及應(yīng)用,28,第8章 TMS320C54x的硬件設(shè)計,進(jìn)行硬件配置時，其工作頻率的是固定的。 若不使用PLL，則對內(nèi)部或外部時鐘分頻，CPU的時鐘頻率等于內(nèi)部振蕩器頻率或外部時鐘頻率的一半； 若使用PLL，則對內(nèi)部或外部時鐘倍頻，CPU的時鐘頻率等于內(nèi)部振蕩器或外部時鐘源頻率乘以系數(shù)N， 即 時鐘頻率 = (PLLN),2019年3月29日,DSP原理及應(yīng)用,29,第8章 TMS320C54x的硬件設(shè)計,軟件配置的PLL具有高度的靈活性。它是利用編程對時鐘方式寄存器CLKMD的設(shè)定，來定義PLL時鐘模塊中的時鐘配置。 軟件PLL的時鐘定標(biāo)器提供各種時鐘乘法器系數(shù)，并能直接接通和關(guān)斷PLL。 軟件PLL的鎖定定時器可以用于延遲轉(zhuǎn)換PLL的時鐘方式，直到鎖定為止。,(b) 軟件配置的PLL,2019年3月29日,DSP原理及應(yīng)用,30,第8章 TMS320C54x的硬件設(shè)計, 時鐘方式寄存器CLKMD,用來定義PLL時鐘模塊中的時鐘配置，為用戶提供各種時鐘乘系數(shù)，并能直接通斷PLL。,PLL乘數(shù),PLLMUL：為PLL的倍頻乘數(shù)，讀/寫位。 與PLLDIV和PLLNDIV一起決定PLL的頻率。,PLL除數(shù),PLLDIV：為PLL的分頻除數(shù)，讀/寫位。 與PLLMUL和PLL NDIV一起決定PLL的頻率。,PLL計數(shù)器,PLLCOUNT：PLL的減法計數(shù)器，讀/寫位。 用來對PLL開始工作到鎖定時鐘信號之前的一段時間進(jìn)行計數(shù)定時，以保證頻率轉(zhuǎn)換的可靠性。,PLL通/斷位,PLLON/OFF：PLL的通/斷位，讀/寫位。 與PLLNDIV一起決定PLL是否工作。,時鐘發(fā)生器 選擇位,時鐘發(fā)生器 選擇位,PLLNDIV：時鐘發(fā)生器選擇位，讀/寫位。 用來決定時鐘發(fā)生器的工作方式。與PLLMUL和PLLDIV位同時定義頻率的乘數(shù)。,當(dāng)PLLNDIV=0時，采用分頻DIV方式； 當(dāng)PLLNDIV=1時，采用倍頻PLL方式。,PLLNDIV,PLL工作 狀態(tài)位,PLL工作 狀態(tài)位,PLL STATUS：PLL的工作狀態(tài)位，只讀位。 用來指示時鐘發(fā)生器的工作方式。,當(dāng)PLL STATUS=0時，時鐘發(fā)生器工作于分頻DIV方式； 當(dāng)PLL STATUS=1時，時鐘發(fā)生器工作于倍頻PLL方式。,PLLSTATUS,2019年3月29日,DSP原理及應(yīng)用,31,第8章 TMS320C54x的硬件設(shè)計, 軟件PLL的工作方式,通過軟件編程，可以使軟件PLL實現(xiàn)兩種工作方式：, PLL方式，即倍頻方式。 芯片的工作頻率等于輸入時鐘CLKIN乘以PLL的乘系數(shù)，共有31個乘系數(shù)，取值范圍為0.2515。, DIV方式，即分頻方式。 對輸入時鐘CLKIN進(jìn)行2分頻或4分頻。,2019年3月29日,DSP原理及應(yīng)用,32,第8章 TMS320C54x的硬件設(shè)計, 軟件PLL的乘系數(shù),軟件PLL的乘系數(shù)可通過PLLNDIV、PLLDIV和PLLMUL的不同組合確定。,2019年3月29日,DSP原理及應(yīng)用,33,第8章 TMS320C54x的硬件設(shè)計, 軟件PLL的乘系數(shù),根據(jù)PLLNDIV、PLLDIV和PLLMUL的不同組合，軟件PLL共有31個乘系數(shù)，分別為: 0.25、 0.5、 0.75、 1、 1.25、 1.5、 1.75、 2、 2.25、 2.5、 2.75、 3、 3.25、 3.5、 3.75、 4、 4.5、 5、 5.5、 6、 6.5、 7、 7.5、 8、 9、 10、 11、 12、 13、 14、 15。,2019年3月29日,DSP原理及應(yīng)用,34,第8章 TMS320C54x的硬件設(shè)計, 復(fù)位時鐘方式,當(dāng)芯片復(fù)位后，時鐘方式寄存器CLKMD的值是由3個外部引腳(CLKMD1、CLKMD2和CLKMD3)的狀態(tài)設(shè)定，從而確定了芯片的時鐘方式。,C5402復(fù)位時設(shè)置的時鐘方式:,2019年3月29日,DSP原理及應(yīng)用,35,第8章 TMS320C54x的硬件設(shè)計, 復(fù)位時鐘方式,通常，DSP系統(tǒng)的程序需要從外部低速EPROM中調(diào)入，可以采用較低工作頻率的復(fù)位時鐘方式，待程序全部調(diào)入內(nèi)部快速RAM后，再用軟件重新設(shè)置CLKMD寄存器的值，使C54x工作在較高的頻率上。,例如，外部時鐘頻率為10MHz,CLKMD1CLKMD3=111,時鐘方式為2分頻。 復(fù)位后,工作頻率為10MHz2=5MHz。 用軟件重新設(shè)置CLKMD寄存器，就可以改變DSP的工作頻率,如設(shè)定CLKMD=9007H，則工作頻率為1010MHz=100MHz。,2019年3月29日,DSP原理及應(yīng)用,36,第8章 TMS320C54x的硬件設(shè)計, 倍頻切換,若要改變PLL的倍頻，必須先將PLL的工作方式從倍頻方式(PLL方式)切換到分頻方式(DIV方式)，然后再切換到新的倍頻方式。,實現(xiàn)倍頻切換的步驟：,步驟1：復(fù)位PLLNDIV，選擇DIV方式； 步驟2：檢測PLL的狀態(tài)，讀PLLSTATUS位； 步驟3：根據(jù)所要切換的倍頻，確定乘系數(shù)； 步驟4：由所需要的牽引時間，設(shè)置PLLCOUNT的當(dāng)前值； 步驟5：設(shè)定CLKMD寄存器。,2019年3月29日,DSP原理及應(yīng)用,37,第8章 TMS320C54x的硬件設(shè)計, 倍頻切換,【例】 從某一倍頻方式切換到PLL1方式。,必須先從倍頻方式切換到分頻方式，然后再切換到PLL1方式。,其程序如下： STM #00H，CLKMD Status：LDM CLKMD，A AND #01H，A BC Status，ANEQ STM #03EFH，CLKMD,；切換到DIV方式 ；測試PLLSTATUS位 ；若A0，則轉(zhuǎn)移，,；表明還沒有切換到DIV方式,；若A=0，則順序執(zhí)行， ；已切換到DIV方式,STM #03EFH，CLKMD ；切換到PLL1方式,注意：2分頻與4分頻之間也不能直接切換。,2019年3月29日,DSP原理及應(yīng)用,38,第2章 TMS320C54x的硬件結(jié)構(gòu),4主機(jī)接口HPI,主機(jī)接口HPI是C54x芯片具有的一種8位或16位的并行接口部件，主要用于DSP與其他總線或主處理機(jī)進(jìn)行通信。 HPI接口通過HPI控制寄存器（HPIC）、地址寄存器（HPIA）、數(shù)據(jù)鎖存器（HPID）和HPI內(nèi)存塊實現(xiàn)與主機(jī)通信。,2.6 C54x的片內(nèi)外設(shè)電路,2019年3月29日,DSP原理及應(yīng)用,39,第2章 TMS320C54x的硬件結(jié)構(gòu),4主機(jī)接口HPI, 接口所需要的外部硬件少； HPI單元允許芯片直接利用一個或兩個數(shù)據(jù)選通信號； 有一個獨立或復(fù)用的地址總線； 一個獨立或復(fù)用的數(shù)據(jù)總線與微控制單元MCU連接； 主機(jī)和DSP可獨立地對HPI接口操作； 主機(jī)和DSP握手可通過中斷方式來完成； 主機(jī)可以通過HPI直接訪問CPU的存儲空間，包括存 儲器映像寄存器。 主機(jī)還可以通過HPI接口裝載DSP的應(yīng)用程序、接收 DSP運行結(jié)果或診斷DSP運行狀態(tài)。,主要特點：,2019年3月29日,DSP原理及應(yīng)用,40,第7章 TMS320C54x的片內(nèi)外設(shè)、接口及應(yīng)用,HPI接口有兩種工作方式：, 共用尋址模式(SAM方式),在這種方式下，主機(jī)和C54x都能尋址HPI存儲器。如果是異步工作的主機(jī)尋址，可在HPI內(nèi)部重新得到同步。當(dāng)C54x與主機(jī)的周期發(fā)生沖突時，則主機(jī)具有尋址優(yōu)先權(quán)，C54x將等待一個周期。, 主機(jī)尋址模式(HOM方式),在HOM方式下，HPI存儲器只能讓主機(jī)尋址，而C54x則處于復(fù)位狀態(tài)或IDLE2空轉(zhuǎn)狀態(tài)。主機(jī)可以訪問HPI RAM，而C54x則配置為最小功耗。,2019年3月29日,DSP原理及應(yīng)用,41,第7章 TMS320C54x的片內(nèi)外設(shè)、接口及應(yīng)用,HPI口可以支持主設(shè)備與C54x之間的高速數(shù)據(jù)傳送。,在SAM工作方式時，若HPI每5個CLKOUT周期傳送一個字節(jié)，則主機(jī)的運行頻率可達(dá)(fdn)/5。,fdC54x的CLKOUT頻率； n主機(jī)每進(jìn)行一次外部尋址的周期數(shù)，通常n是3(或4)。,例如：C54x的CLKOUT頻率為40MHz，那么主機(jī)的時鐘頻率可達(dá)32(或24)MHz，且不插入等待周期。,在HOM方式時，主機(jī)可以獲得更高的速度。即每50ns尋址一個字節(jié)(即160Mbps)，且與C54x的時鐘速度無關(guān)。,2019年3月29日,DSP原理及應(yīng)用,42,第7章 TMS320C54x的片內(nèi)外設(shè)、接口及應(yīng)用,(1)HPI與主機(jī)的連接,C54x通過HPI與主機(jī)設(shè)備連接，除了8位HPI數(shù)據(jù)總線以及控制信號線外，不需要附加其他的邏輯電路。,8,2019年3月29日,DSP原理及應(yīng)用,43,第7章 TMS320C54x的片內(nèi)外設(shè)、接口及應(yīng)用,HPI與主機(jī)連接的信號名稱和功能:,HD0HD7:,雙向并行三態(tài)數(shù)據(jù)總線，與主機(jī)數(shù)據(jù)總線相連。,片選信號，與主機(jī)地址線或控制線相連。,作為HPI的使能輸入端，在每次尋址期間必須為低電平，而兩次尋址之間也可以停留在低電平。,2019年3月29日,DSP原理及應(yīng)用,44,第7章 TMS320C54x的片內(nèi)外設(shè)、接口及應(yīng)用,HPI與主機(jī)連接的信號名稱和功能:,地址選通信號，與主機(jī)地址鎖存使能(ALE)或地址選通引腳相連，也可以不使用。,2019年3月29日,DSP原理及應(yīng)用,45,第7章 TMS320C54x的片內(nèi)外設(shè)、接口及應(yīng)用,HPI與主機(jī)連接的信號名稱和功能:,字節(jié)識別信號，與主機(jī)地址線或控制線連接，用于識別主機(jī)傳送來的是