工藝技術(shù)_集成電壓比較器

集成電壓比較器本章主要介紹集成電壓比較器的基本概念及各種集成電壓比器的結(jié)構(gòu)及工作原理，以及各種集成電壓比較器的特點(diǎn)。14.1概述14.1.1基本概念電壓比較器是模擬集成電路中應(yīng)用較多的電路之一，用于在模擬信號(hào)處理中比較和判斷兩個(gè)信號(hào)的大小，輸出的是一個(gè)邏輯值（0或1），電壓比較器的電路結(jié)構(gòu)、性能等與運(yùn)放基本相同，所用的符號(hào)也與運(yùn)放一致，如圖14.1（a）所示，比較器的輸入端口分為同相VP、反相VN兩端，當(dāng)VP大于等于VN時(shí)，比較器輸出為高電平，反之則輸出為低電平，比較器的傳輸特性如圖14.1(b)所示。（a） (b)圖14.1（a）電壓比較器符號(hào)（b）電壓比較器的傳輸特性 當(dāng)輸入信號(hào)為一個(gè)交流信號(hào)，并且接入比較器的同相輸入端時(shí)，一個(gè)理想的電壓比較器的輸出波形如圖14.2所示。圖14.2輸入為交流信號(hào)時(shí)理想電壓比較器的輸出電壓比較器實(shí)際上是一個(gè)高增益的運(yùn)算放大器，從電路的基本結(jié)構(gòu)和工作原理上看十分相似，但具體分析在電路應(yīng)用和使用要求方法兩者之間有一系列區(qū)別，如表14.1所示：表14.1電壓比較器與運(yùn)算放大器的比較電壓比較器運(yùn)算放大器工作狀態(tài)過驅(qū)動(dòng)狀態(tài)小信號(hào)狀態(tài)應(yīng)用狀態(tài)開環(huán)狀態(tài)一般為閉環(huán)狀態(tài)輸出狀態(tài)單端輸出邏輯電平雙端或單端輸出模擬量，一般要求輸出擺幅大靜態(tài)輸出電平零輸入時(shí)，輸出為后一級(jí)邏輯電路的閾值電平零輸入時(shí)零輸出由表14.1可以看出，在進(jìn)行比較器設(shè)計(jì)時(shí)要注意以下幾點(diǎn)：1） 直流特性的設(shè)計(jì)與運(yùn)放基本相同；2） 頻率特性的設(shè)計(jì)與運(yùn)放大不相同，因?yàn)殡妷罕容^器一般工作于開環(huán)狀態(tài)，所以不需考慮放大器閉環(huán)工作所需的頻率補(bǔ)償；3） 在比較器中的放大器重點(diǎn)要考慮的是轉(zhuǎn)換速率、增益與輸入失調(diào)電壓。一個(gè)高性能的電壓比較器必須具有高的增益、低失調(diào)電壓與高的轉(zhuǎn)換速率。14.1.2電壓比較器的主要參數(shù)及設(shè)計(jì)要求1電壓比較器的主要參數(shù)如下：1） 開環(huán)電壓增益AV：直接決定了電壓判別的靈敏度，增益越高，則靈敏度越高。2） 輸入失調(diào)電壓VOS：也直接影響電壓判別的靈敏度，失調(diào)越小，則靈敏度越高。3） 輸出高電平VOH、低電平VOL：按后級(jí)邏輯電路的要求而定。4） 瞬態(tài)響應(yīng)：決定了電壓比較器的輸出電壓的高低壓之間的轉(zhuǎn)換時(shí)間，包括響應(yīng)時(shí)間tR（一般分為上升時(shí)間tR1與下降時(shí)間tR2）與選通脈沖釋放時(shí)間tSr。2電壓比較器的設(shè)計(jì)考慮電壓比較器設(shè)計(jì)時(shí)，主要考慮如何提高電壓比較器的靈敏度和響應(yīng)時(shí)間，而電壓比較器的靈敏度主要決定于電壓增益和輸入失調(diào)電壓，其關(guān)系曲線分別如圖14.3（a）與圖14.3（b）所示。（a） (b)圖14.3（a）電壓比較器的靈敏度與電壓增益之間的關(guān)系 (b)與輸入失調(diào)之間的關(guān)系上圖中的V指的是比較器的不確定區(qū)，也稱為比較器的比較窗口，即為比較器的靈敏度，輸入信號(hào)在此區(qū)域時(shí)輸出不會(huì)發(fā)生邏輯電平變化：1） Av增大，則V減小，如圖14.3（a）中的虛線（代表的是Av較?。┑腣2大于實(shí)線（代表的是Av較大）的V1，若為理想的電壓比較器，即Av為無窮大時(shí)，則V趨于0，此時(shí)比較器最靈敏。2） 由于輸入失調(diào)電壓可為正值，也可為負(fù)值，電壓比較器的比較窗口隨輸入失調(diào)電壓的上升而增大，從圖14.3（b）中可清楚地看出減小比較器輸入失調(diào)電壓對(duì)提高比較器靈敏度特別重要。 設(shè)計(jì)電壓比較器時(shí)，其直流特性設(shè)計(jì)分析與運(yùn)放類似，但它在大信號(hào)下工作，所以電路中管子可用導(dǎo)通與截止進(jìn)行分析。而由于電壓比較器無需考慮放大器的閉環(huán)穩(wěn)定的問題，因此在設(shè)計(jì)電壓比較器的頻率特性時(shí)，應(yīng)盡量提高比較器的響應(yīng)速度。比較器的響應(yīng)時(shí)間主要與比較器的壓擺率、帶寬和過驅(qū)動(dòng)大小有關(guān)，并且與定義的大小有關(guān)，即有壓擺率增大、帶寬增大以及過驅(qū)動(dòng)電壓增大時(shí)，電壓比較器的響應(yīng)時(shí)間下降。還需注意的是電壓比較器的正、負(fù)輸入端的響應(yīng)時(shí)間可能不同。14.1.3 電壓比較器的結(jié)構(gòu)以下兩種CMOS電壓比較器結(jié)構(gòu)的使用比較廣泛：1） 級(jí)聯(lián)倒相器結(jié)構(gòu)圖14.5是其基本的原理框圖。圖14.5級(jí)聯(lián)倒相器結(jié)構(gòu)這種結(jié)構(gòu)大多用于靜態(tài)工作模式。2） 差分放大結(jié)構(gòu)圖14.6是其基本的原理框圖。圖14.6差分放大結(jié)構(gòu)的電壓比較器每個(gè)放大器都需連接一個(gè)鎖存器，鎖存器的作用是快速提供一個(gè)大的輸出電壓，其幅度與波形與輸入信號(hào)無關(guān)。若無鎖存器，則要保證電壓比較器有很高的比較靈敏度時(shí)應(yīng)要求差分放大器有很高的增益.例如若比較器的靈敏度為1mV，輸出電壓為3.3V時(shí)，則放大器的增益必須大于3300（即70dB），而假如接上了一個(gè)鎖存器，則只需考慮放大器的輸出大于失調(diào)電壓與鎖存器的閾值電壓，一般大約為0.2V或更小，此時(shí)在同樣的靈敏度下，放大器的增益只需滿足大于200倍即可。這種結(jié)構(gòu)有兩種工作形式：一種是靜態(tài)結(jié)構(gòu)，另一種是動(dòng)態(tài)結(jié)構(gòu)。14.2級(jí)聯(lián)倒相器結(jié)構(gòu)14.2.1基本倒相器結(jié)構(gòu)圖14.7（a）所示的是采用自偏置結(jié)構(gòu)倒相器作為電壓比較器原理結(jié)構(gòu)，圖中的M3作為開關(guān)管，時(shí)鐘信號(hào)1用于控制倒相器的自偏置，M3導(dǎo)通時(shí)，使得VoVi，從而實(shí)現(xiàn)了自偏置。由圖14.8（b）中可以看出通過改變倒相器的中MOS管的閾值電壓即可改變倒相器的轉(zhuǎn)換電平。而當(dāng)M3截止時(shí)，輸入電壓與倒相器的轉(zhuǎn)換電壓進(jìn)行比較，如果輸入信號(hào)大于倒相器的轉(zhuǎn)換電壓時(shí)，比較器輸出為“1”，而如果輸入信號(hào)小于倒相器的轉(zhuǎn)換電壓時(shí)，比較輸出結(jié)果為“0”。這種電壓比較器由于結(jié)構(gòu)簡單、功耗低等特點(diǎn)，在快閃（FLASH）模數(shù)轉(zhuǎn)換器中有應(yīng)用。 （a） (b) 圖14.7 （a）倒相器工作原理圖 (b)自偏置原理圖14.2.2典型級(jí)聯(lián)倒相結(jié)構(gòu)比較器圖14.8（a）所示的電路即為一個(gè)常用的CMOS比較器。（a） (b)圖14.8(a)典型的級(jí)聯(lián)倒相電壓比較器 (b)時(shí)鐘控制時(shí)序及輸入電壓VA在上圖中，如果2一直為低電平，則要求CAC，以消除時(shí)鐘饋通效應(yīng)。該電路正常工作時(shí)的時(shí)序要求如圖14.8（b）所示。工作原理及過程如下：1） 當(dāng)t=0t1期間，由于231，則電路如下圖所示，倒相器形成一個(gè)自偏置電壓寄存在C上，對(duì)不同門限電壓的輸入輸出直流特性如下：VCVAB2） 當(dāng)t=t1t2時(shí)，2=1，30，由于3的饋通效應(yīng)及寄生電容CA的存在，VA的電壓稍有變化，VA與VB不可能浮置。3） 當(dāng)t=t2t3 時(shí)，20，由于2的饋通效應(yīng)，C中電荷稍有變化。4） 當(dāng)tt3，11，Vi0與Vi0輸出完全不同。由以上的討論可以看出，輸入信號(hào)的電壓通過合理安排其時(shí)鐘控制，根據(jù)電荷守恒定理，通過電容而傳送到倒相器的輸入端VA，進(jìn)而與倒相器的轉(zhuǎn)換電壓進(jìn)行比較，實(shí)現(xiàn)電壓比較功能。一個(gè)完整的CMOS級(jí)聯(lián)比較器如圖14.9(a)所示。(a)(b)圖14.9（a）CMOS級(jí)聯(lián)電壓比較器 (b) 時(shí)鐘控制信號(hào)在圖14.9（a）中，開關(guān)管S5則用于平衡鎖存器的輸出。時(shí)鐘6為鎖存器的時(shí)鐘。在設(shè)計(jì)時(shí)要注意：1） 為了圖14.9（a）中的比較器能很好工作，要求M1與M3完全相同，而M2與M4完全一致，使前兩個(gè)倒相器具有相同的偏置點(diǎn)。2） 為了減小穿通效應(yīng)對(duì)波形的影響，開關(guān)管S3、S4上可加虛擬管或采用CMOS開關(guān)。該電路的基本工作原理：當(dāng)t從0t3為整個(gè)比較器系統(tǒng)予充電，當(dāng)t=t5時(shí)，11,輸入，當(dāng)t=t6時(shí)，61，Vi進(jìn)入鎖存器，電路加偏置和自動(dòng)歸零都將由預(yù)充電過程完成（建立偏置點(diǎn)）。級(jí)聯(lián)比較器最大缺點(diǎn)是速度較慢，它受各級(jí)輸出電阻和下一級(jí)輸入電容的RC時(shí)間常數(shù)限制（輸入電容為密勒電容，輸出電阻為倒相器輸出電阻）。 (14.1) (14.2)對(duì)于如圖所示的電路，Av約為10，電阻R約為100K，而輸入電容Ci約為0.5pF，因此，其時(shí)間常數(shù)較大，限制比較器的速度。14.2.3快速的級(jí)聯(lián)結(jié)構(gòu)比較器由于典型的級(jí)聯(lián)倒相器結(jié)構(gòu)的最大缺點(diǎn)就是其速度較慢，因此為了克服這處缺點(diǎn)，采用了一種并行的結(jié)構(gòu)，若把兩組相同的級(jí)聯(lián)結(jié)構(gòu)比較器相并聯(lián)，合理控制其時(shí)鐘信號(hào)，可以使比較器的速度提高一倍以上。如圖14.10所示的為其電路結(jié)構(gòu)。圖14.10兩組級(jí)聯(lián)倒相結(jié)構(gòu)的比較器相并聯(lián)在圖14.10中二路級(jí)聯(lián)倒相比較器共用一個(gè)鎖存器，它們?cè)谝粋€(gè)周期內(nèi)相互交替進(jìn)行放大和自動(dòng)偏置歸零，并且在放大期間必須要求占空比大于50%，便于使鎖存器的輸入能接收一個(gè)連續(xù)時(shí)間的輸入信號(hào)。并且由于鎖存器的速度比倒相器的速度要快得多。所以該結(jié)構(gòu)的速度可以提高一倍。為了保證鎖存器的輸入為一個(gè)連續(xù)信號(hào)，要求A、B的打開時(shí)間比1、2的接通時(shí)間早，這樣可把放大器接入鎖存器的時(shí)間間隔相重疊，而鎖存器的時(shí)鐘頻率(它是比較器實(shí)際的總時(shí)鐘頻率)能夠與放大器時(shí)鐘速率不同，其時(shí)鐘控制如圖14.11所示。當(dāng)然，還可以多組級(jí)聯(lián)倒相結(jié)構(gòu)的比較器相并聯(lián)以達(dá)到更高的速度，而且其速度主要受限于鎖存器的速度，因?yàn)楝F(xiàn)在的速度限制因素已為鎖存器的速度，不再是放大器的速度。 圖14.11兩組級(jí)聯(lián)倒相結(jié)構(gòu)比較器并聯(lián)的時(shí)鐘控制 14.3差分輸入運(yùn)算放大器結(jié)構(gòu)14.3.1靜態(tài)模式作為靜態(tài)模式工作的差分輸入運(yùn)算放大器結(jié)構(gòu)的比較器一般不需要鎖存器。常規(guī)的CMOS差分放大器均可作為比較器使用，但通常由于比較器為開環(huán)工作模式，為了提高差分放大器電壓增益、減小輸入失調(diào)，即提高比較靈敏度，一般采用二級(jí)放大器，而且第一級(jí)為基本差分放大器，如圖14.12所示。圖14.12中的電路為單電源工作，所以在設(shè)計(jì)時(shí)，當(dāng)ViVR時(shí)，輸出電平Vo應(yīng)設(shè)計(jì)在倒相器F的轉(zhuǎn)換電平上。圖14.12靜態(tài)模式的差分放大器結(jié)構(gòu)的電壓比較器工作原理：當(dāng)ViVR時(shí)，V01增大，從而導(dǎo)致M5的柵源電壓減小、漏源電壓減小，即M8的柵源電壓也下降，所以Vo增大，則A輸出為低電平；同理當(dāng)ViVR時(shí)，則Vo下降，A輸出為高電平。該電壓比較器的性能指標(biāo)：1) 該放大器的總的電壓增益為： （14.3）2) 比較靈敏度為： （14.4）3) 壓擺率Sr假定差分放大器的尾電流為IS，則有： （14.5） (14.6)4) 建立時(shí)間ts為：（14.7）在CMOS電壓比較器中可充分和MOS輸入的高輸入阻抗，利用電容的存貯效應(yīng)和電容上電壓不能突變的特性，實(shí)現(xiàn)電壓比較，電路可大大簡化、性能良好。當(dāng)然，對(duì)于靜態(tài)模式的差分輸入運(yùn)算放大器結(jié)構(gòu)的電壓比較器還有很多結(jié)構(gòu)，如帶有電平移位功能的電壓比較器等。14.3.2動(dòng)態(tài)工作模式動(dòng)態(tài)工作模式的差分輸入運(yùn)算放大器結(jié)構(gòu)的比較器還可細(xì)分為不帶鎖存器的電壓比較器與帶鎖存器的電壓比較器兩類。1、不帶鎖存器的結(jié)構(gòu)1) 單端輸入的差分運(yùn)算放大器結(jié)構(gòu)的比較器不帶鎖存器的差分輸入運(yùn)算放大器結(jié)構(gòu)的電壓比較器如圖14.13所示。在圖14.13中，電容C2為頻率補(bǔ)償電容。為了避免M8的時(shí)鐘饋通效應(yīng)（即時(shí)鐘1），要求M10的時(shí)鐘3要先于時(shí)鐘1變低。該電路的特點(diǎn)工作原理及工作過程為：1） 當(dāng)11，20時(shí)，比較器處于緩沖（全反饋）狀態(tài)，為防止二級(jí)放大器自激，采用M11，C2頻率補(bǔ)償，這時(shí)電路實(shí)現(xiàn)予充電。2） 21，10時(shí)比較器處于開環(huán)工作，增益很高，由于補(bǔ)償電路開路（不用）大大提高了電路工作速度（由于補(bǔ)償電路大大增加了第一級(jí)RC常數(shù)、降低了電路速度）。假定輸入失調(diào)為VOS（包括偏置電壓），當(dāng)11時(shí)，VAVi-VOS，則當(dāng)21時(shí)，VAVRVi+VOS的階躍信號(hào)。圖14.13不帶鎖存器的單端輸入的差分運(yùn)放結(jié)構(gòu)電壓比較器2）全差分比較器一個(gè)全差分比較器如圖14.14所示。圖.14.14全差分比較器在上圖中，電容C1、C2是自動(dòng)調(diào)零用的電容。并且開關(guān)管M1與M2會(huì)在節(jié)點(diǎn)A與節(jié)點(diǎn)B處產(chǎn)生時(shí)鐘饋通，引起比較器的比較失誤，所以在實(shí)際應(yīng)用中應(yīng)該接入一個(gè)共模負(fù)反饋網(wǎng)絡(luò)，以提高電路的共模抑制比。在全差分比較器中，由于時(shí)鐘饋入，電源噪聲和1/f噪聲等都是共模信號(hào)，而根據(jù)全差分放大器的特點(diǎn)可以知道，在理想情況下其共模抑制比為無窮大，所以這些共模信號(hào)都被對(duì)消和抑制。這是全差分比較器的一個(gè)明顯的優(yōu)點(diǎn)。假定放大器的自偏輸入電壓為VS，則有：（1） 當(dāng)11，20時(shí)，VAVi-VS，VBViVS；（2） 當(dāng)20，11時(shí)，在節(jié)點(diǎn)上產(chǎn)生的階躍電壓為：VAVi+Vi，VBViVi+，同時(shí)在輸出產(chǎn)生Vo+與Vo。（3） 為了進(jìn)一步改善共模抑制比，VB2偏壓可以從輸出Vo+-Vo反饋獲得。2帶鎖存器的結(jié)構(gòu)1）典型的鎖存電路典型的帶鎖存器的差分輸入運(yùn)算放大器結(jié)構(gòu)的電壓比較器電路一般都采用直接耦合的差分放大器，如圖14.15所示。圖14.15差分輸入的直接耦合鎖存電路在圖14.15中，當(dāng)時(shí)鐘11時(shí)為預(yù)充電過程，而當(dāng)時(shí)鐘21則為選通過程。該電路實(shí)際上是一個(gè)交叉耦合的雙穩(wěn)態(tài)多諧振蕩器，電路的工作過程如下：（1） 當(dāng)11(20)時(shí)，C1，C2被預(yù)充電至輸入電壓；（2） 當(dāng)21(10)時(shí)，選通使鎖存器狀態(tài)輸出，其狀態(tài)決定Vi+Vi的符號(hào)。在以上的電路中，如果要求采用單端輸入時(shí)，則Vi+或Vi可用門限電壓代替或用自偏置來產(chǎn)生。2）帶鎖存器的電壓比較器帶鎖存器的電壓比較器也稱為帶有自動(dòng)調(diào)零的電容耦合鎖存器的電壓比較器，其電路如圖14.16所示。圖14.16中的比較器的工作過程如下：(1) 當(dāng)21時(shí)，倒相器M2、M5和M9、M12加上耦合電容C4、C3組成一個(gè)雙穩(wěn)態(tài)多諧振蕩器，并且偏置在線性區(qū)(給電容C3、C4預(yù)充電)通過C3、C4可提供稍微不同的偏壓補(bǔ)償了兩個(gè)倒相器之間任何不對(duì)稱性，此時(shí)多諧振蕩器的環(huán)路增益小于1，因此它不能轉(zhuǎn)換到它任一個(gè)穩(wěn)定狀態(tài)。(2) 當(dāng)11，31時(shí)(2仍為高電平)則C1予充電至Vi+-VB；(3) 當(dāng)10時(shí)，M1和M8解除自偏狀態(tài)，使C1、C2浮置。(4) 當(dāng)30時(shí)，VA、VB的電壓由自偏置分別改為Vi+Vi，ViVi，這就引起多諧振蕩器內(nèi)部VC、VD電壓相應(yīng)變化；(5) 當(dāng)20時(shí)，起動(dòng)多諧振蕩器進(jìn)入相應(yīng)穩(wěn)定狀態(tài)。(6) 如果Vi+Vi，則VC為低電平而VD為高電平。圖14.16帶鎖存器的電壓比較器圖14.17是圖14.16所示的電路正常工作所需的時(shí)序控制。圖14.17圖14.16的工作時(shí)序3）前置放大器與鎖存器組合而成的電壓比較器圖14.18前置放大器與鎖存器組合成的電壓比較器前置放大器與鎖存器組合而成的電壓比較器的電路如圖14.18所示。而圖14.9則為其工作所需的時(shí)鐘控制信號(hào)。圖14.18中的電路的工作過程：（1） 當(dāng)21時(shí)，M5、M1、M2、M3、M4組成一個(gè)前置放大器；（2） 當(dāng)20時(shí)，M14、M13、M12、M3、M4組成一個(gè)雙穩(wěn)態(tài)多諧振蕩器，其工作過程如下：a) 當(dāng)1231時(shí)，前置放大器自給偏置電壓，即C1、C2預(yù)充電，VC1的電平為Vi+VA，VC2電平為Vi+VBb