數(shù)字電路摘要.ppt

卡洛圖化簡(jiǎn),CMOS反相器,PMOS管,NMOS管,若 C =1（接VDD )、C =0（接地），當(dāng)uI =1時(shí)，VTN導(dǎo)通；uI =0 時(shí)，VTP導(dǎo)通；所以VTP和VTN至少有一管導(dǎo)通，使傳輸門TG導(dǎo)通。,由于VTP和VTN在結(jié)構(gòu)上對(duì)稱，所以圖中的輸入和輸出端可以互換，又稱雙向開關(guān)。,若 C =0（接VDD )、C =1（接地），VTP和VTN都截止，使傳輸門TG截止。,傳輸門簡(jiǎn),CMOS三態(tài)門,8-3編碼器,當(dāng)EI=0時(shí)：Ex=0，表示“電路工作，且有編碼輸入”：Ys=0 ，表示“電路工作，但無編碼輸入”。,級(jí)聯(lián)1,3-8譯碼器,1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1,0 X X X X X X 1 X X X X X X 1 X X X 1 0 0 0 0 0 1 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 1 1 1 0 0 1 0 0 1 0 0 1 0 1 1 0 0 1 1 0 1 0 0 1 1 1,Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0,S S1 S2 A2 A1 A0,Outputs,Inputs,級(jí)聯(lián)2,數(shù)據(jù)選擇器,級(jí)聯(lián)3,雙4選1接成8選1,級(jí)聯(lián)方法 1、分時(shí)工作。高位芯片工作時(shí)，低位芯片不工作。 2、如果允許無效數(shù)據(jù)輸入，用高位標(biāo)志輸出端連低位片選。如果只有有效數(shù)據(jù)輸入，用最高位數(shù)據(jù)線連低位片選。,例用2地址4選1數(shù)據(jù)選 擇器74LS153實(shí)現(xiàn)邏輯函數(shù)：,數(shù)據(jù)選擇器是實(shí)現(xiàn)組合邏輯函數(shù)的主要元件。a地址數(shù)選能實(shí)現(xiàn)a+1個(gè)變量的組合邏輯函數(shù)。,組合邏輯電路,組合邏輯電路本身和其外圍電路僅由非門和傳輸門組成。,競(jìng)爭(zhēng)與冒險(xiǎn)判斷法,或,則該組合電路存在競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象。,只要輸出邏輯表達(dá)式在一定的條件下能化簡(jiǎn)為：,當(dāng)B=C=1時(shí)，上式可以轉(zhuǎn)換成：,故該電路存在競(jìng)爭(zhēng)-冒險(xiǎn)。,常用的消除方法有：引入封鎖脈沖；引入選通脈沖；修改邏輯設(shè)計(jì)；接入濾波電容。,SR鎖存器,邏輯圖,功能表,同步SR觸發(fā)器,電平觸發(fā)。只有CP=1時(shí)，觸發(fā)器的狀態(tài)才由輸入信號(hào)R和S來決定。,功能表,邏輯圖,D鎖存器,邏輯圖,主從JK觸發(fā)器,邏輯圖,功能表,主觸發(fā)器在CP=1期間均可以接收輸入信號(hào)，從觸發(fā)器的狀態(tài)只在CP從10時(shí)發(fā)生變化。,D觸發(fā)器,T觸發(fā)器,邏輯圖,D觸發(fā)器改JK觸發(fā)器,雙2位寄存器74HS75 數(shù)據(jù)鎖存器74HS373,在數(shù)字電路中，用來存放二進(jìn)制數(shù)據(jù)或代碼的電路。,當(dāng)CP= 1時(shí)，送到數(shù)據(jù)輸入端的數(shù)據(jù)被存入寄存器，當(dāng) CP=0時(shí)，存入寄存器的數(shù)據(jù)將保持不變。,寄存器74LS75,并行輸入、并行輸出,移位寄存器不僅具有存儲(chǔ)的功能，還可以用于串轉(zhuǎn)并。,右移移位寄存器,計(jì)數(shù)器接數(shù)據(jù)選擇器，可以用于并轉(zhuǎn)串。,雙向移位寄存器74LS194,4位二進(jìn)制加法計(jì)數(shù)器74LS161, 異步清零。, 計(jì)數(shù)。, 并行置數(shù)。,寫出驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程；列出狀態(tài)轉(zhuǎn)換表；畫出狀態(tài)轉(zhuǎn)換圖；畫出時(shí)序圖。,驅(qū)動(dòng)方程：,分析時(shí)序邏輯電路的邏輯功能,狀態(tài)（轉(zhuǎn)移）方程：,輸出方程：,列出狀態(tài)轉(zhuǎn)換表：,畫出狀態(tài)轉(zhuǎn)換圖：,畫時(shí)序圖：,電路功能：六進(jìn)制（模6）同步計(jì)數(shù)器,（2）狀態(tài)分配，列狀態(tài)轉(zhuǎn)換編碼表。,（1）根據(jù)設(shè)計(jì)要求，設(shè)定狀態(tài)，畫出狀態(tài)轉(zhuǎn)換圖。該狀態(tài)圖不須化簡(jiǎn)。,設(shè)計(jì)一個(gè)同步5進(jìn)制加法計(jì)數(shù)器,（3）選擇觸發(fā)器。選用JK觸發(fā)器。,（4）求各觸發(fā)器的驅(qū)動(dòng)方程和進(jìn)位輸出方程。 列出JK觸發(fā)器的驅(qū)動(dòng)表，畫出電路的次態(tài)卡諾圖。,根據(jù)次態(tài)卡諾圖和JK觸發(fā)器的驅(qū)動(dòng)表可得各觸發(fā)器的驅(qū)動(dòng)卡諾圖：,（5）寫出驅(qū)動(dòng)方程：,利用邏輯分析的方法畫出電路完整的狀態(tài)圖。,檢查能否自啟動(dòng),可見，如果電路進(jìn)入無效狀態(tài)101、110、111時(shí)，在CP脈沖作用下，分別進(jìn)入有效狀態(tài)010、010、000。所以電路能夠自啟動(dòng)。,在設(shè)計(jì)時(shí)應(yīng)盡量保證有一全局復(fù)位信號(hào)GLCRn，或保證觸發(fā)器、計(jì)數(shù)器在使用前已經(jīng)正確清零和狀態(tài)機(jī)處于確知的狀態(tài)。 控制時(shí)鐘信號(hào)盡量走可編程器件的的全局時(shí)鐘網(wǎng)絡(luò)GCLKn。 在同步電路里，時(shí)鐘信號(hào)要連接到所有的寄存器，觸發(fā)器以及鎖存器等器件上。這些巨大的負(fù)載就象分布的RC線。由于RC線的延時(shí)是線長(zhǎng)的函數(shù)，這樣就使得連到同一根時(shí)鐘線上的時(shí)鐘由于距離時(shí)鐘源的遠(yuǎn)近不一而產(chǎn)生不同的延時(shí)。因而造成各個(gè)以時(shí)鐘為基準(zhǔn)器件的動(dòng)作也不一致，而造成時(shí)序上的混亂。這就是同步電路時(shí)鐘偏差。,不應(yīng)使用門控時(shí)鐘,門控時(shí)鐘是非常危險(xiǎn)的，極易產(chǎn)生毛刺，使邏輯誤動(dòng)作。 在可編程邏輯器件中，一般使用觸發(fā)器的時(shí)鐘使能端，而這樣，并不增加資源，只要保證建立時(shí)間，可使毛刺不起作用。 改進(jìn)后電路：,注意多時(shí)鐘的同步化 兩個(gè)沒有相位關(guān)系的時(shí)鐘這樣使用，后級(jí)時(shí)鐘可能不能準(zhǔn)確采樣。,改進(jìn)后：用一個(gè)觸發(fā)器做同步化處理，保證后級(jí)時(shí)鐘準(zhǔn)確采樣。,不應(yīng)在計(jì)數(shù)中使用異步清零,這是一個(gè)53計(jì)數(shù)器，采用計(jì)到53后產(chǎn)生異步復(fù)位的辦法實(shí)現(xiàn)清0，產(chǎn)生毛刺是必然的。然而最嚴(yán)重的是，當(dāng)計(jì)數(shù)器所有bit或相關(guān)bit均在翻轉(zhuǎn)時(shí)，電路有可能出錯(cuò)，例如：計(jì)數(shù)器從“110011”“110100”，由于電路延時(shí)的原因，中間會(huì)出現(xiàn)“110101”狀態(tài)，導(dǎo)致計(jì)數(shù)器誤清0。 采用同步清0的辦法，不僅可以有效地消除毛刺，而且能避免計(jì)數(shù)器誤清0。電路如下圖所示。,不應(yīng)使用行波時(shí)鐘,行波記數(shù)器雖然原