中興設(shè)計規(guī)范與指南pcb接地設(shè)計.ppt

2019/7/9,第 1 頁,接地設(shè)計規(guī)范與指南,PCB 的接地設(shè)計,眭詩菊 范大祥 編制,2019/7/9,第 2 頁,PCB的接地設(shè)計要求,PCB的接地設(shè)計，首先應(yīng)根據(jù)設(shè)備系統(tǒng)總的接地設(shè)計方案，如：單板上的保護地、屏蔽地、工作地（包括數(shù)字地和模擬地）等如何與背板連接，背板上的這些地又如何與系統(tǒng)的各種地匯接，在PCB上落實系統(tǒng)接地方案對PCB板的接地設(shè)計要求。,2019/7/9,第 3 頁,工作地,工作地信號回路的電位基準點（直流電源的負極或零伏點），在單板上可分為數(shù)字地GNDD與模擬地GNDA。數(shù)字地連接數(shù)字元器件接地端，模擬地連接模擬元器件接地端。,理想的工作地是電路參考點的等電位平面。但在實際的設(shè)計中，工作地被作為信號電流的低阻抗回路和電源的供電回路。這樣就會產(chǎn)生常遇到的三個問題：共模干擾、信號串?dāng)_和幅射。,2019/7/9,第 4 頁,共模干擾電壓,所有的導(dǎo)體都具有一定的阻抗，電流流經(jīng)地時，同樣會產(chǎn)生壓降。流經(jīng)工作地中的電流主要來自兩個方面，一是信號的回流；另一個是電源的電流需要沿工作地返回。 下圖表示了典型的信號和電源共地邏輯電路PCB上共模電壓的產(chǎn)生。其中，Vnoise 是電流流經(jīng)工作地時產(chǎn)生的共模噪聲電壓。,2019/7/9,第 5 頁,串?dāng)_,PCB上相鄰的印制線之間存在互感和耦合電容，當(dāng)信號電壓或電流隨時間快速變化時,會對周圍的信號產(chǎn)生不可忽視的串?dāng)_。圖（a）是串?dāng)_的等效電路。圖（b）是集總參數(shù)下串?dāng)_（Crosstalk）與線間距D和印制線離地平面（參考平面）高度H之間的關(guān)系。,2019/7/9,第 6 頁,輻射與干擾,PCB上的快速變化的電流回路，其作用相當(dāng)于小回路天線，它會向外進行電磁場幅射。圖（a），屬于差模輻射方式。幅射的電場強度與回路中電流的大小Io、回路的面積A、電流的頻率的二次方成正比。同理，PCB上的信號回路（小回路天線）也會接收周圍快速變化的電磁場，而產(chǎn)生干擾電流。 如圖（b），當(dāng)出入PCB的電纜上存在共模電流時，會產(chǎn)生共模幅射。幅射的電場強度與共模電流的大小、共模電流的頻率、線的長度成正比。同時，它也會對PCB上的電路產(chǎn)生共模干擾。,2019/7/9,第 7 頁,PCB接地設(shè)計原則,共模干擾、串?dāng)_和幅射干擾都與PCB的接地設(shè)計有密切的關(guān)系。一個好的設(shè)計可以有效控制信號回路的阻抗和回路面積，以及干擾電流的幅度。,確定高di/dt 、高dv/dt電路（產(chǎn)生輻射） PCB設(shè)計開始時，首先要確定電路中可能的干擾源。一般是高di/dt 、高dv/dt電路，如：時鐘、總線緩沖器/驅(qū)動器、高功率振蕩器。在PCB布局、布線和檢查時對它們給予特別關(guān)注。,確定敏感電路（易受干擾） 確定電路中易受干擾的敏感電路，如：低電平模擬電路，高速數(shù)據(jù)和時鐘。在設(shè)計時注意隔離和保護。,2019/7/9,第 8 頁,PCB接地設(shè)計原則（續(xù)）,最小化地電感和信號回路 信號線應(yīng)該盡量短，信號回路面積盡量小。對速度較高的電路應(yīng) 用有地平面的多層板。 關(guān)鍵電路包括器件和走線，應(yīng)盡量遠離板的邊緣。板的邊緣存在 較強的干擾場。,地平面分割與不分割的合理應(yīng)用 對于混合電路，若數(shù)字地與模擬地分割，不會出現(xiàn)或能夠很好解 決信號跨越和信號回路的問題，可以采用分割。 否則，建議采用 “分區(qū)但不分割”的方法。即：局部和布線時嚴格區(qū)分數(shù)字與模擬 區(qū)域，避免數(shù)字信號與模擬信號出現(xiàn)公共回流路徑。但地層并不 分割開。避免信號跨越而形成大的信號回路。,2019/7/9,第 9 頁,PCB接地設(shè)計原則（續(xù)）,接口地保持“干凈”， 使噪聲無法通過耦合出入系統(tǒng) 出入PCB板信號，特別是通過電纜連接的信號易將噪聲耦合出入 系統(tǒng)，注意保持I/O地不受到共模干擾。接口部分的電源地盡量采 用平面。,電路合理分區(qū)，控制不同模塊之間的共模電流 對于純數(shù)字電路，應(yīng)該注意按電路工作速率高、中、低以及I/O 進行分區(qū)。以減少電路模塊之間的共模電流。,貫徹系統(tǒng)的接地方案 PCB上的接地設(shè)計，應(yīng)該符合設(shè)備系統(tǒng)的總接地方案。 特別是單板、背板，以及與機框機架需要搭接的地方，PCB上應(yīng) 該 備有系統(tǒng)要求的安裝孔、噴錫或采用其它鍍層的導(dǎo)電接觸面。,2019/7/9,第 10 頁,雙面板接地設(shè)計,梳形電源、地結(jié)構(gòu),* 任何電路都不宜直接采用梳形的地結(jié)構(gòu)，由圖可以看出信號的回流都必須折回根部，回路面積大。但只要對較重要的信號加以地保護，布線完成之后將空的地方都敷上地銅皮，并用多個過孔將兩層的地連接在一起，這個缺陷可以得到彌補。這種結(jié)構(gòu)只適用于低速電路，PCB上信號的走向較單一，而且走線密度較低的情況。,2019/7/9,第 11 頁,雙面板接地設(shè)計（續(xù)）,柵格形地結(jié)構(gòu),* 柵格形地結(jié)構(gòu)，電源和地分別從PCB的頂層和底層，以正交方式引出，在電源和地交叉處放置去耦電容，電容的兩端分別接電源和地。 * 與梳形比較，柵格形地結(jié)構(gòu)信號回路較小。柵格形地結(jié)構(gòu)適用于低速的CMOS和普通的TTL電路，但應(yīng)該注意對較高速的信號加足夠的地保護，使回路面積和回流路徑的電感達到最小。,2019/7/9,第 12 頁,多層板的接地設(shè)計,有完整地平面的多層板之優(yōu)點,(1) 信號提供較穩(wěn)定的參考電平和低電感的信號回路，使所有 信號線具有確定的阻抗值； (2) 為電路提供低電感的工作電源供電； (3) 可以控制信號間的串?dāng)_。,2019/7/9,第 13 頁,多層板的接地設(shè)計（續(xù)）,信號回流,當(dāng)信號的頻率較低時,信號的回流主要沿最低電阻路徑，即幾何最短路徑,如圖（a）。 當(dāng)信號達到一定頻率（F1KHz）時,信號的回流集中沿最低電感路徑，如圖（b），返回電流主要沿印制線的下方回流。圖中的虛線表示信號的回流。,信號頻率較高時 的回流分布,2019/7/9,第 14 頁,多層板的接地設(shè)計（續(xù)）,信號回路的構(gòu)成,頻率較高時，不論信號緊靠的是電源平面還是地網(wǎng)絡(luò)平面，信號的返回電流總是沿緊靠的參考平面回流。,2019/7/9,第 15 頁,多層板的接地設(shè)計（續(xù)）,由回路的構(gòu)成可以得出： 1）回路的構(gòu)成上，電源平面與地網(wǎng)絡(luò)平面同樣重要； 2）濾波電容不僅起平滑電源、為電源去耦的作用。它還在信號回路中起橋梁作用； 3）應(yīng)該糾正所有信號只能從地回流、電源平面不重要的片面觀點。,無損耗傳輸線等效電路,2019/7/9,第 16 頁,多層板的接地設(shè)計（續(xù)）,參考平面被分割的影響,等效,設(shè)計人員常犯的錯誤是，認為時鐘信號很重要，所以要把它走在地網(wǎng)絡(luò)平面上，如左圖。如此會帶來以下問題： （1）若該地網(wǎng)絡(luò)平面相鄰的不是另一地平面，時鐘信號線離地平面較遠，中間還有信號層，造成時鐘信號線本身的阻抗難以控制，造成信號完整性問題； （2）由于時鐘信號線走在地網(wǎng)絡(luò)平面上會造成平面被分割，使分割帶之上的信號回路必須繞分割帶，回路面積增大。當(dāng)分割帶之上的信號線較多時，累積的大信號回路產(chǎn)生的EMI將不可忽視。,2019/7/9,第 17 頁,多層板的接地設(shè)計（續(xù)）,參考平面上隔離盤尺寸過大的影響,走線時，將信號過孔密集地整齊排列會在參考平面上產(chǎn)生開槽的效果,信號層,電源地平面,2019/7/9,第 18 頁,多層板的接地設(shè)計（續(xù)）,參考平面的設(shè)計 在實際的設(shè)計中，完全禁止平面分割是不現(xiàn)實和不經(jīng)濟的。例如： 芯片的低功耗化和單板功能的復(fù)雜化，有時一個PCB板上會有三種以上的工作電源，安排每種電源一層是不合適的，可把幾種不同的電源安排在同一層面上，這樣，一個層面就被不同的電源網(wǎng)絡(luò)所分割。 為了避免不同的電路之間的干擾，不同的電路設(shè)置不同的地平面，這樣，一個層面就被不同的地平面所分割。對于數(shù)?；旌想娐罚鶕?jù)單板電路的具體情況，可采用以下三種方式： 分割； 分割 + 橋接； 分區(qū)但不分割。,分割 - 適用于數(shù)字電路與模擬電路之間沒有信號聯(lián)系,布局時將數(shù)字電路和模擬電路分開，器件排列盡量緊湊，布線時避免數(shù)字電路的信號跨越模擬電路區(qū)域，避免模擬電路的信號跨越數(shù)字電路區(qū)域。兩個區(qū)域隔離足夠的距離。數(shù)字地與模擬地分割，然后在插座處單點連接，見左圖。這樣能最大限度地抑制數(shù)字電路對模擬電路的干擾。,2019/7/9,第 19 頁,多層板的接地設(shè)計（續(xù)）,分割 + 橋接 - 適用于數(shù)字電路與模擬電路之間聯(lián)系的信號線較少且集中,分區(qū)但不分割 - 適用于數(shù)字電路與模擬電路之間聯(lián)系的信號線較多且難以集中在一塊 將數(shù)字電路和模擬電路分區(qū)布局，布線時避免數(shù)字電路內(nèi)部的信號跨越模擬電路區(qū)域，避免模擬電路內(nèi)部的信號跨越數(shù)字電路區(qū)域。地層并不分割，是一完整的層面，保證兩個電路之間聯(lián)系的信號有最小的信號回路。,2019/7/9,第 20 頁,多層板的接地設(shè)計（續(xù)）,信號回路的橋接 當(dāng)較重要的信號不得不跨越參考平面時，可以采用以下的橋接方法： （1） 跨線橋接 （2） 電容橋接,跨線橋接適用于信號跨越后，又能回到原來的參考平面上。線橋走在信號層，并且走線盡量地寬。,當(dāng)信號跨越分割后回不到原參考平面上時，可以在信號跨越處增加一個（或多個）0.01uF至1 uF的電容為信號提供回路。這種用途的電容常被形象地稱為Stiching Capacitor。橋接電容應(yīng)盡量靠近（小于200mil，小于80 mil時效果更佳）要保護的信號線，每個電容所保護的信號線不超過5根。如圖，電容的兩端分別接平面各自對應(yīng)的網(wǎng)絡(luò)。,2019/7/9,第 21 頁,多層板的接地設(shè)計（續(xù)）,參考平面的處理 （1） 電源平面緊靠地平面 （僅限于高頻電路） 當(dāng)電路的工作頻率很高（如：大于100MHz）時，電源平面應(yīng)該緊靠地平面，這樣可以最大化電源平面與地平面的電容耦合，降低電源的噪聲。 （2）多個地平面用過孔相連 當(dāng)PCB中有多個地平面層時，應(yīng)該在板上用較多分散的過孔將地平面連接在一起，特別在信號集中換層的地方，以便為換層的信號提供較短回路和降低輻射。如圖在平面的周用過孔將地平面連接在一起，可以有效的降低PCB對外的輻射。,2019/7/9,第 22 頁,多層板的接地設(shè)計（續(xù)）,參考平面的處理（續(xù)） （3） 條件允許時，采用20H原則 （4）加地平面作為信號隔離層 當(dāng)信號層數(shù)多需要加隔離層時，宜加地平面作為隔離層，不要加電源層作為隔離層。 （5）控制好平面的延伸區(qū)域 在進行電源地平面設(shè)計時，應(yīng)該控制好平面的延伸區(qū)域。避免不同類型電路的參考平面交疊，平行的帶電平面之間存在電容耦合。見圖，模擬電源平面Analog P和數(shù)字地平面 Digital G之間會相互耦合。見等效電路。,在實施20H原則時，應(yīng)該優(yōu)先滿足信號的回路最小，信號阻抗連續(xù)。即，縮進電源平面時，若相鄰的信號層在電源平面邊緣有走線，可以在此范圍內(nèi)不考慮20H原則，確保信號不跨越，而且電源平面的邊緣應(yīng)該延伸出信號線位置。,2019/7/9,第 23 頁,多層板的接地設(shè)計（續(xù)）,PCB的疊層設(shè)計 PCB的疊層設(shè)計不是層的簡單堆疊，地層的安排是關(guān)鍵，它與信號的安排和走向有密切的關(guān)系。一般應(yīng)按以下原則進行疊層設(shè)計： （1） 滿足信號的特征阻抗要求 （2） 滿足信號回路最小化原則 （3） 滿足最小化PCB內(nèi)的信號干擾要求 （4） 滿足對稱原則,2019/7/9,第 24 頁,多層板的接地設(shè)計（續(xù)）,PCB的疊層設(shè)計舉例,四層板,六層板,八層板,十層板,2019/7/9,第 25 頁,后背板的接地設(shè)計,對于有后背板的大型設(shè)備，在功能單板上，各種接地母線或接地平面在插座處匯合后經(jīng)過后背板接到工作地和工作地匯流條。保護地通過后背板接到保護地匯流條。-48V地通過后背板接到-48V地匯流條。如果-48V電源與5V或12V 電源有共地的要求（如用戶板），-48V地與工作地在后背板上（靠近-48V電源輸入插座位置）相連。否則，-48V地匯流條與工作地匯流條在接地螺絲處相連。靜電防護與屏蔽地通過固定螺絲與機殼良好搭接。,2019/7/9,第 26 頁,有金屬外殼器件/模塊的接地設(shè)計, 具有金屬外殼的接插件，其金屬外殼應(yīng)與接地的機殼或底板緊密相連。 印制板（雙層板）在靠近接插件的部位，模擬地線、數(shù)字地線、功率地線、繼電器地線、低電平電路地線、-48V地線應(yīng)合并為大面積地線。 印制板（多層板）的模擬接地面、數(shù)字接地面、功率接地面、繼電器接地面、低電平電路接地面、-48V接地面要保持完整，在靠近接插件的部位要多點相連。 對于有金屬外殼的小型設(shè)備，印制板的地線或接地面應(yīng)通過固定螺絲多點接外殼，且在靠近接插件的部位適當(dāng)增加固定螺絲。其他與接插件相連的部件的接地端也應(yīng)就近接外殼。,2019/7/9,第 27 頁,PCB的布局設(shè)計,布局設(shè)計是PCB接地設(shè)計的關(guān)鍵步驟之一，布局時應(yīng)考慮電路的功能模 劃分，關(guān)鍵信號的走向，布通率等因素。,混合電路的分區(qū),數(shù)字電路和模擬電路分區(qū)布置，數(shù)字部分和模擬部分單點接地。見圖（b），圖中的“GND REF”選擇在單板的緊靠插座的位置。 布局時應(yīng)該將數(shù)字電路和模擬電路分開，各部分內(nèi)器件排列盡量緊湊，預(yù)留出足夠的隔離空間。,數(shù)字電路的分區(qū),數(shù)字電路必要時應(yīng)該根據(jù)速率高、中、低速、I/O電路分區(qū)。以減少高速電路對其它部分的干擾。左圖為處理器電路的分區(qū)。,2019/7/9,第 28 頁,PCB的布局設(shè)計（續(xù)）,高頻高速電路和敏感電路的布局,高頻高速電路和敏感電路內(nèi)部的布局盡量緊湊，最小化敏感信號回路。高頻高速電路和敏感電路之間的布局盡量隔離，以減少高頻高速電路對敏感電路的干擾。晶振與時鐘分發(fā)、倍頻器、驅(qū)動、串阻應(yīng)盡量集中在一起，并遠離高速CPU、高速信號、I/O電路、無關(guān)的敏感電路、PCB邊緣。,保護器件的布局,在印制版上，雷擊浪涌保護器件應(yīng)盡可能靠近插座或印制板的邊緣，保護地應(yīng)盡可能粗、短且均勻，保護地除了與保護器件相連以外不能與其它元器件和其它地線相連，保護地與其它焊盤、走線應(yīng)隔離足夠距離。,2019/7/9,第 29 頁,PCB的布局設(shè)計（續(xù)）,端接器件的放置,連接器的安排,由于連接器的信號出入PCB時，容易出現(xiàn)共模干擾問題，在安排連接器位置時，應(yīng)該避免I/O信號貫穿PCB的長邊方向流動。,I/O濾波器與變壓器的放置,大電流器件的放置,I/O濾波器與變壓器應(yīng)該非常靠近I/O連接器，以免I/O信號再次被干擾。,大電流器件應(yīng)靠近電源，遠離I/O連接器，減小回流距離和對其它信號線的耦合。,2019/7/9,第 30 頁,PCB的布局設(shè)計（續(xù)）,去耦電容的放置,與后背板相連的插座上地線插針的設(shè)計,器件的布局應(yīng)該符合公司的工藝要求,2019/7/9,第 31 頁,PCB的布線設(shè)計,（1）地線應(yīng)該盡量寬，使其有足夠的電流承載能力和最小化的電感。,（2）高速信號線不要在分割區(qū)上跨越，不要在無關(guān)的參考平面上方穿行。,（3）3W原則,2019/7/9,第 32 頁,PCB的布線設(shè)計（續(xù)）,（4）保護線 （Guard Trace）,在模擬電路和射頻電路設(shè)計，以及沒有電源地平面的雙面板中，常常用保護線來對關(guān)鍵信號進行保護，使其免受其它信號的串?dāng)_。如圖31，一般保護線連接地網(wǎng)絡(luò)，并在線的兩端與地相接。頻率很高時，保護線上用多個過孔接地，過孔之間的距離應(yīng)小于板上最高頻率所對應(yīng)波長（）的1/20。對于有完整地平面的數(shù)字電路，一般可以不用保護線，若有空間足以插入保護線（即信號線間距大于3倍線寬），則地平面已經(jīng)能夠有足夠的保護作用。,（5）所有高頻信號或敏感信號必須緊靠完整的參考平面,所有高頻信號或敏感信號必須緊靠完整的參考平面，以保證其最小化的信號回路和連續(xù)的阻抗。以減小信號的反射和輻射，提高信號的穩(wěn)定性。,（6）高頻信號或敏感信號應(yīng)避免太多的過孔,RAMBUS 有無過孔的區(qū)別,2019/7/9,第 33 頁,PCB的布線設(shè)計（續(xù)）,（7）I/O信號避開高速和高d