數(shù)字電子技術基礎簡明教程課件觸發(fā)器.ppt

(4-1),肖合九 教授,數(shù)字邏輯電路,(4-2),第4章 觸發(fā)器,(4-3),第4章 觸發(fā)器,概述 4.1 基本觸發(fā)器 4.2 同步觸發(fā)器 4.3 邊沿觸發(fā)器 4.4 觸發(fā)器的電氣特性,(4-4),概 述,數(shù)字電路：分組合邏輯電路和時序邏輯電路兩大類。 組合邏輯電路的基本單元是門電路。 時序邏輯電路的基本單元是觸發(fā)器。,一、對觸發(fā)器的基本要求 1、具有兩個能自行保持的穩(wěn)態(tài)0狀態(tài)和1狀態(tài)（0狀態(tài)和1狀態(tài)表征觸發(fā)器的存儲內容） 2、能夠接收、保存和輸出信號，即外加觸發(fā)信號時，電路的輸出狀態(tài)可以翻轉；在觸發(fā)信號消失后，能將獲得的新態(tài)保存下來。 二、觸發(fā)器的現(xiàn)態(tài)和次態(tài) 現(xiàn)態(tài)Qn觸發(fā)器接收輸入信號之前的狀態(tài) 次態(tài)Qn+1觸發(fā)器接收輸入信號之后的狀態(tài) （現(xiàn)態(tài)Qn和次態(tài)Qn+1的邏輯關系是研究觸發(fā)器工作原理的基本問題）,(4-5),從電路結構不同分 1、基本觸發(fā)器 2、同步觸發(fā)器 3、邊沿觸發(fā)器,從邏輯功能不同分 1、RS觸發(fā)器 2、JK觸發(fā)器 3、D觸發(fā)器 4、T觸發(fā)器 5、T觸發(fā)器,三、觸發(fā)器的分類,觸發(fā)器,基本觸發(fā)器,同步觸發(fā)器,邊沿觸發(fā)器,輸入信號直接加到輸入端，是觸發(fā)器的基本電路結構，是構成其他類型觸發(fā)器的基礎。,輸入信號經(jīng)過控制門輸入，控制門受時鐘信號CP控制。,只在時鐘信號CP的上升沿或下降沿時刻，輸入信號才能被接收。,(4-6),4.1 基本觸發(fā)器,4.1.1 用與非門組成的基本觸發(fā)器,信號輸入端低電平有效,一、電路組成和邏輯符號,用兩個與非門交叉連接構成,電路組成,邏輯符號,(4-7),1,0,0,1,1 0,0,二、工作原理,(4-8),0,1,1,0,0 1,1,(4-9),1 1,不變,(4-10),0,0,1,1,？,0 0,不定,(4-11),Q = Q,“保持”,Q = 0,0 態(tài),“置 0”或“復位” (Reset),Q = 1,1 態(tài),“置 1”或“置位” (Set),1 態(tài),0 態(tài),信號同時撤消：,狀態(tài)不定 (隨機),總結：,1、,2、,3、,4、,(4-12),基本RS觸發(fā)器的特性表,(4-13),基本RS觸發(fā)器的特性表,基本RS觸發(fā)器的簡化特性表,(4-14),次態(tài)Qn+1的卡諾圖,特性方程,觸發(fā)器的特性方程就是觸發(fā)器次態(tài)Qn+1與輸入及現(xiàn)態(tài)Qn之間的邏輯關系式,(4-15),狀態(tài)圖,描述觸發(fā)器的狀態(tài)轉換關系及轉換條件的圖形稱為狀態(tài)圖,0,1,1/,1/,10/,01/,(4-16),波形圖,反映觸發(fā)器輸入信號取值和狀態(tài)之間對應關系的圖形稱為波形圖,置1,置0,置1,置1,置1,保持,不允許,不定,(4-17),(4-18),4.1.2 用或非門組成的基本觸發(fā)器,用兩個或非門交叉連接構成,電路組成,(4-19),或非門組成的基本RS觸發(fā)器的狀態(tài)轉換表,R高電平有效置0,S高電平有效置1,(4-20),基本RS觸發(fā)器的特點：,主要優(yōu)點 （1）結構簡單，僅由兩個與非門或者或非門交叉連接構成。 （2）具有置0、置1和保持功能，其特性方程為 存在問題 （1）電平直接控制，即由輸入信號直接控制觸發(fā)器的輸出，電路抗干擾能力下降 （2）R、S之間存在約束，即兩個輸入不能同時為高電平。,(4-21),4.1.3 集成基本觸發(fā)器,EN1時工作 EN0時禁止,(4-22),作業(yè)題 P273 題4.1,(4-23),一、填空題 1、按照電路結構和工作特點的不同，將觸發(fā)器分成( )、( )和( )。 2、由與非門構成的基本RS觸發(fā)器的特征方程為：( )；約束條件為：( )。 3、填寫下表所示的RS觸發(fā)器特性表中的Qn+1。 二、選擇題 1、已知R、S是或非門構成的基本RS觸發(fā)器 輸入端，則約束條件為( )。 RS0 R+S1 RS1 R+S0 2、有1個與非門構成的基本RS觸發(fā)器，欲使 Qn+1Qn，則輸入信號應為( )。 S0，R1 SR1 S1，R0 SR0,(4-24),一、填空題 1、按照電路結構和工作特點的不同，將觸發(fā)器分成(基本觸發(fā)器)、(同步觸發(fā)器)和(邊沿觸發(fā)器)。 2、由與非門構成的基本RS觸發(fā)器的特征方程為：( )；約束條件為：(RS=0)。 3、填寫下表所示的RS觸發(fā)器特性表中的Qn+1。 二、選擇題 1、已知R、S是或非門構成的基本RS觸發(fā)器 輸入端，則約束條件為()。 RS0 R+S1 RS1 R+S0 2、有1個與非門構成的基本RS觸發(fā)器，欲使 Qn+1Qn，則輸入信號應為()。 S0，R1 SR1 S1，R0 SR0,(4-25),4.2 同步觸發(fā)器,在數(shù)字系統(tǒng)中，如果要求某些觸發(fā)器在同一時刻動作，就必須給這些觸發(fā)器引入時間控制信號。 時間控制信號也稱同步信號，或時鐘信號，或時鐘脈沖，簡稱時鐘，用CP (Clock Pulse) 表示。 CP控制時序電路工作節(jié)奏的固定頻率的脈沖信號，一般是矩形波。 具有時鐘脈沖CP控制的觸發(fā)器稱為同步觸發(fā)器，或時鐘觸發(fā)器，觸發(fā)器狀態(tài)的改變與時鐘脈沖同步。,(4-26),一、電路組成及工作原理,1. 電路及邏輯符號,曾用符號,國標符號,4.2.1 同步RS觸發(fā)器,與非門G1、G2構成基本觸發(fā)器，與非門G3、G4是控制門，輸入信號R、S通過控制門進行傳送，CP稱為時鐘脈沖，是輸入控制信號。,(4-27),2. 工作原理,從右上圖所示電路可以看出，CP=0時控制門G3、G4被封鎖，基本觸發(fā)器保持原來狀態(tài)不變。只有當CP1時控制門被打開后，輸入信號才會被接收，而且工作情況與右下圖所示的由與非門構成的基本RS觸發(fā)器電路沒有什么區(qū)別。因此，可列出特性表如下。,(4-28),特征方程,當 CP = 0,保持,當 CP = 1,對照由與非門構成的基本 RS 觸發(fā)器的邏輯功能也可以得到上式的特征方程。,由特性表可列出特征方程如下。,從右圖所示的電路也可以推導出特征方程。,(4-29),二、主要特點,1. 時鐘電平控制,CP =1期間觸發(fā)器接收輸入信號；CP =0期間觸發(fā)器保持狀態(tài)不變。與基本RS觸發(fā)器相比，對觸發(fā)器狀態(tài)的轉變增加了時間控制。多個這樣的觸發(fā)器可以在同一個時鐘脈沖控制下同步工作，這給用戶的使用帶來了方便而且由于這種觸發(fā)器只在CP =1時工作，CP =0時被禁止所以其抗干擾能力也要比基本RS觸發(fā)器強得多。,2. RS 之間有約束,同步RS觸發(fā)器在使用過程中，如果違反了RS0的約束條件，則可能出現(xiàn)下列四種情況： CP =1期間，若R=S=1，則將出現(xiàn)Q端和Q端均為高電平的不正常情況。 CP =1期間，若R、S分時撤銷，則觸發(fā)器的狀態(tài)決定于后撤銷者。,(4-30), CP =1期間，若R、S同時從1跳變到0 則會出現(xiàn)競態(tài)現(xiàn)象，而競爭結果是不能預先確定的。 若R=S=1時CP突然撤銷，即從1跳變到0，也會出現(xiàn)競態(tài)現(xiàn)象，而競爭結果是不能預先確定的。,(4-31),一、電路組成及工作原理,（CP = 1期間有效）,4.2.2 同步D觸發(fā)器,在同步RS觸發(fā)器的基礎上，增加了反相器G5，通過它把加在S端的D信號反相后送到了R端。如右圖。,(4-32),1、時鐘電平控制，無約束問題 在CP=1期間，若D=1，則Qn+1=1；若D=0，則Qn+1=0，即根據(jù)輸入信號D取值不同，觸發(fā)器既可以置1，也可以置0。 由于電路是在同步RS觸發(fā)器基礎上經(jīng)過改進得到的，所以約束問題不存在。 2、 CP=1時跟隨，下降沿到來時才鎖存 CP=1期間，輸出端隨輸入端的變化而變化；只有當CP脈沖下降沿到來時才鎖存，鎖存的內容是CP下降沿瞬間D的值。,二、主要特點,(4-33),三、集成同步 D 觸發(fā)器,1. TTL：74LS375,(4-34),2. CMOS：CC4042,POL1時，CP1有效，鎖存的內容是CP下降沿時刻D的值； POL0時，CP0有效，鎖存的內容是CP上升沿時刻D的值。,(4-35),特性表,真值表,(4-36),狀態(tài)圖,波形圖,同步D觸發(fā)器的特性方程：,CP=1，Q跟隨D變化；CP下降沿鎖存。,(4-37),集成同步D觸發(fā)器引腳圖,CP1、2,CP3、4,POL1時，CP1有效，鎖存 的內容是CP下降沿時刻D的值； POL0時，CP0有效，鎖存 的內容是CP上升沿時刻D的值。,(4-38),作業(yè)題 P274 題4.2 題4.3,(4-39),(4-40),(4-41),邊沿觸發(fā)器是利用時鐘脈沖的有效邊沿（上升沿或下降沿）將輸入的變化反映在輸出端，而在CP=0及CP=1不接收信號，輸出不會誤動作。 邊沿觸發(fā)器CP脈沖上升沿或下降沿進行觸發(fā)。 正邊沿觸發(fā)器CP脈沖上升沿觸發(fā)。 負邊沿觸發(fā)器CP脈沖下降沿觸發(fā)。 邊沿觸發(fā)方式，可提高觸發(fā)器工作的可靠性，增強抗干擾能力。,4.3 邊沿觸發(fā)器,(4-42),4.3.1 邊沿D觸發(fā)器,一、電路組成及工作原理,(4-43),（1）CP0時，門G7、G8被封鎖，門G3、G4打開，從觸發(fā)器的狀態(tài)取決于主觸發(fā)器Q=Qm、Q=Qm，輸入信號D不起作用。 （2）CP1時，門G7、G8打開，門G3、G4被封鎖，從觸發(fā)器狀態(tài)不變，主觸發(fā)器的狀態(tài)跟隨輸入信號D的變化而變化，即在CP1期間始終都有Qm=D。,二、工作原理,(4-44),（3）CP下降沿到來時，封鎖門G7、G8，打開門G3、G4，主觸發(fā)器鎖存CP下降時刻D的值，即Qm=D，隨后將該值送入從觸發(fā)器，使Q=D、Q=D。 （4）CP下降沿過后，主觸發(fā)器鎖存的CP下降沿時刻D的值被保存下來，而從觸發(fā)器的狀態(tài)也將保持不變。 綜上所述，邊沿D觸發(fā)器的特性方程為：,邊沿D觸發(fā)器沒有一次變化問題。,(4-45),三、異步輸入端的作用,1、同步輸入端與異步輸入端 帶有異步輸入端的邊沿D觸發(fā)器的邏輯電路圖和邏輯符號如圖所示。 D叫做同步輸入端。 、 叫做異步輸入端，當 0時，觸發(fā)器被復位到0狀態(tài)；當 0時，觸發(fā)器被置位到1狀態(tài)。,(4-46),(4-47),(4-48),二、集成邊沿D觸發(fā)器,注意：CC4013的異步輸入端RD和SD為高電平有效。,(4-49),三、邊沿D觸發(fā)器的主要特點 1、CP邊沿（上升沿或下降沿）觸發(fā) 在CP脈沖上升沿（或下降沿）時刻，觸發(fā)器按照特性方程Qn+1=D的規(guī)定轉換狀態(tài)，實際上是加在D端的信號被鎖存起來，送到輸出端。 2、抗干擾能力強 因為只在觸發(fā)沿甚短的時間內觸發(fā)，其他時間輸入信號對觸發(fā)器不起作用，保證信號的可靠接收。 3、只具有置1、置0功能 在某些情況下，使用起來不夠方便。,(4-50),波形圖,(4-51),波形圖,(4-52),如右圖所示在邊沿D觸發(fā)器的基礎上，增加三個門G1、G2、G3，把輸出Q饋送回G1、 G3便構成了邊沿JK觸發(fā)器。,4.3.2 邊沿JK觸發(fā)器,一、電路組成及其工作原理,邏輯符號如下圖所示。,(4-53),1、D的邏輯表達式,CP下降沿時刻有效,二、工作原理,2、特性方程 將上式代入邊沿D觸發(fā)器的特性方程，可以得到：,(4-54),二、集成邊沿JK觸發(fā)器,74LS112為CP下降沿觸發(fā)，其異步輸入端RD和SD為低電平有效。 CC4027為CP上升沿觸發(fā)，且其異步輸入端RD和SD為高電平有效。,注 意,(4-55),1、CMOS邊沿JK觸發(fā)器CC4027,CC4027的特性表,(4-56),2、TTL邊沿JK觸發(fā)器74LS112,74LS112的特性表,(4-57),三、邊沿JK觸發(fā)器的主要特點 1、CP邊沿（上升沿或下降沿）觸發(fā) 在CP脈沖上升沿（或下降沿）時刻，觸發(fā)器按照特性方程的規(guī)定轉換狀態(tài)，其他時間里，J、K不起作用。 2、抗干擾能力強 因為只在觸發(fā)沿甚短的時間內觸發(fā)，其他時間輸入信號對觸發(fā)器不起作用，保證信號的可靠接收。 3、功能齊全，使用靈活方便 具有置1、置0、保持、翻轉四種功能。,(4-58),4.3.3 邊沿觸發(fā)器的功能分類、 功能表示方法及轉換,一、邊沿觸發(fā)器邏輯功能分類 1、JK觸發(fā)器 凡具有保持、置1、置0、翻轉功能的電路都稱為JK型時鐘觸發(fā)器，簡稱JK觸發(fā)器。,(4-59),CP下降沿(或上升沿)有效,特性表,特性方程,(4-60),特性表,CP下降沿(或上升沿)時刻有效,特性方程,2、D型觸發(fā)器 凡具有置1、置0功能的電路都稱為D型時鐘觸發(fā)器，簡稱D型觸發(fā)器或D觸發(fā)器。,(4-61), 邏輯符號, 特性表, 特性方程,凡具有保持、翻轉功能的電路，即當T=0是保持狀態(tài)不變，T=1時翻轉的電路，都稱為T型時鐘觸發(fā)器，簡稱T型觸發(fā)器或T觸發(fā)器。,3、T型觸發(fā)器,CP下降沿(或上升沿)有效,(4-62),T觸發(fā)器特性方程：,與JK觸發(fā)器的特性方程比較，得：,JK觸發(fā)器T觸發(fā)器,(4-63),D觸發(fā)器T觸發(fā)器,(4-64), 特性表, 特性方程,CP下降沿(或上升沿)有效,3、T型觸發(fā)器 凡是每來一個時鐘脈沖就翻轉一次的電路，都稱為T型時鐘觸發(fā)器。, 邏輯符號,(4-65),與JK觸發(fā)器的特性方程比較，得：,JK觸發(fā)器T觸發(fā)器,T觸發(fā)器的特性方程：,變換T觸發(fā)器的特性方程：,(4-66),D觸發(fā)器T觸發(fā)器,(4-67),二、邊沿觸發(fā)器邏輯功能表示方法 觸發(fā)器邏輯功能的表示方法有特性表、卡諾圖、特性方程、狀態(tài)圖和時序圖5種。 1、特性表、卡諾圖和特性方程 （1）特性表（真值表） 以表格形式描述觸發(fā)器的邏輯功能。 （2）卡諾圖 表達構成次態(tài)的各個最小項在邏輯上的相鄰性。 （3）特性方程 用邏輯表達式概括觸發(fā)器的邏輯功能。,(4-68),D觸發(fā)器,JK觸發(fā)器,2、狀態(tài)圖和時序圖 （1）狀態(tài)圖 表示觸發(fā)器的狀態(tài)轉換關系及轉換條件。,(4-69),以CP下降沿觸發(fā)的JK觸發(fā)器為例,（2）時序圖 反應時鐘脈沖CP、輸入信號和觸發(fā)器狀態(tài)之間在時間上的對應關系。,(4-70),4.4 觸發(fā)器的電氣特性,4.4.1 靜態(tài)特性,一、CMOS 觸發(fā)器,由于 CMOS 觸發(fā)器的輸入、輸出以 CMOS反相器 作為緩沖級，故特性與 CMOS 反相器相同，不贅述。,二、TTL 觸發(fā)器,與 TTL 反相器相同，不贅述。,(4-71),4.4.2 動態(tài)特性,一、輸入信號的建立時間和保持時間,(一) 建立時間 tset,指要求觸發(fā)器輸入信號 先于 CP 信號的時間。,(二) 保持時間 th,指保證觸發(fā)器可靠翻轉， CP 到來后輸入信號需保持的時間。,邊沿 D 觸發(fā)器的 tset 和 th 均在 10 ns 左右。,(4-72),二、時鐘觸發(fā)器的傳輸延遲時間,(一) tPHL,為輸出端由高電平變?yōu)榈碗娖降膫鬏斞舆t時間。,TTL 邊沿 D 觸發(fā)器7474， tPHL 40 ns。,(二) tPLH,為輸出端由低電平變?yōu)楦唠娖降膫鬏?