青島科技大學數電11第2節(jié)電平觸發(fā)的觸發(fā)器.ppt_第1頁
青島科技大學數電11第2節(jié)電平觸發(fā)的觸發(fā)器.ppt_第2頁
青島科技大學數電11第2節(jié)電平觸發(fā)的觸發(fā)器.ppt_第3頁
青島科技大學數電11第2節(jié)電平觸發(fā)的觸發(fā)器.ppt_第4頁
青島科技大學數電11第2節(jié)電平觸發(fā)的觸發(fā)器.ppt_第5頁
已閱讀5頁，還剩6頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1,11.3 同步RS觸發(fā)器,電路結構與工作原理,觸發(fā)方式的動作特點,下頁,總目錄,2,11.3、同步RS觸發(fā)器,實際工作中，觸發(fā)器的工作狀態(tài)不僅要由觸發(fā)輸入信號決定，而且要求按照一定的節(jié)拍工作。為此，需要增加一個時鐘控制端 CLK。,具有時鐘脈沖控制的多個觸發(fā)器稱為同步觸發(fā)器。,3,一. 電路結構與工作原理,2.工作原理, CLK = 0 時，G3、G4 被封鎖，輸入信號 R、S 不起作用?；?SR 鎖存 器的輸入均為 1，觸發(fā)器 狀態(tài)保持不變。, CLK = 1 時，G3、G4 解除封鎖，將輸入信號 R 和 S 取非后送至基本 SR鎖存器的輸入端。,基本 SR 鎖存器,增加了由時鐘 CLK 控制的門 G3、G4,1.同步SR觸發(fā)器電路結構,4,3. 邏輯功能與邏輯符號,輸出不定(禁用),置 0,置 1,保持原狀態(tài),CLK=0：狀態(tài)不變,高電平有效,CLK = 1時與基本RS 觸發(fā)器的特性表相同,*CLK回到低電平后狀態(tài)不定,S,R,5,(1)只有當CLK = 1時，輸入信號 S和R的變化才能引起觸發(fā)器輸出狀態(tài)的變化。, (2) CLK = 1的全部時間里，輸入信號 R 和S的變化都可能引起 觸發(fā)器輸出端狀態(tài)的變化。,二、同步RS觸發(fā)器的動作特點,這降低了電路的抗干擾能力。,6,下頁,返回,上頁,例11.3.1 已知電平觸發(fā)SR觸發(fā)器的輸入波形如圖所示，畫出Q和Q端的電壓波形。假定觸發(fā)器的初始狀態(tài)為Q=0。,7,下頁,返回,上頁,D型觸存器,數據輸入端,控制端,特點：Q* 跟隨 D 信號,8,下頁,返回,上頁,CMOS傳輸門（TG）,時，傳輸門導通。,時，傳輸門截止。,控制電壓為互補信號，如C=0，C=1,雙向器件,9,下頁,返回,上頁,在CMOS電路中，經常利用CMOS傳輸門組成電平觸發(fā)D觸發(fā)器。,因為在CLK的有效電平期間輸出狀態(tài)始終跟隨輸入狀態(tài)變化，輸出與輸入的狀態(tài)相同，所以又將這個電路稱為“透明的D型鎖存器”。,10,返回,例11.2.2 若用CMOS傳輸門組成的電平觸發(fā)D觸發(fā)器的CLK和輸入端D的電壓波形如右圖中所給出，畫出Q和Q端的電壓波形。假定觸發(fā)器的初始狀態(tài)為Q=0,上頁,同步觸發(fā)器在

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論