2010年考研真題-“計算機組成原理部分”課堂講解.ppt

2010年全國碩士研究生計算機學(xué)科入學(xué)統(tǒng)一考試,計算機組成原理試題（45分）,一、選擇題（每個題2分） 12下列選項中，能縮短程序執(zhí)行時間的措施是 I提高CPU時鐘頻率 II優(yōu)化數(shù)據(jù)通路結(jié)構(gòu) III對程序進行編譯優(yōu)化 A僅I和II B僅I和III C僅II和III DI、II和III 13假定有4個整數(shù)用8位補碼分別表示為r1=FEH，r2=F2H，r3=90H，r4=F8H。若將運算結(jié)果存放在一個8位寄存器中，則下列運算會發(fā)生溢出的是 Ar1r2 Br2r3 Cr1r4 Dr2r4,r1=FEH=-2 0000 0010 r2=F2H=-14 0000 1110 r3=90H=-112 0111 0000 r4=F8H=-8 0000 1000,14 假定變量i、f和d的數(shù)據(jù)類型分別為int、float和double（int用補碼表示，float和double分別用IEEE 754單精度和雙精度浮點數(shù)格式表示），已知i=785，f=1.5678e3，d=1.5e100。若在32位機器中執(zhí)行下列關(guān)系表達式，則結(jié)果為 “真”的是 Ii = (int) (float) i IIf = (float) (int) f IIIf = (float) (double) f IV(d+f) - d = f A僅I和II B僅I和III C僅II和III D僅III和IV,i=785=1100010001,15假定用若干個2 K4位的芯片組成一個8 K8位的存儲器，則地址0B1FH所在芯片的最小地址是 A0000H B0600H C0700H D0800H,0000H-07FFH,0800H-0FFFH,1000H-17FFH,1800H-1FFFH,16下列有關(guān)RAM和ROM的敘述中，正確的是 I RAM是易失性存儲器，ROM是非易失性存儲器 II RAM和ROM都采用隨機存取方式進行信息訪問 IIIRAM和ROM都可用作Cache IVRAM和ROM都需要進行刷新 A僅I和II B僅II和III C僅I、II和IV D僅II、III和IV,17下列命中組合情況中，一次訪存過程中不可能發(fā)生的是 ATLB未命中、Cache未命中、Page未命中 BTLB未命中、Cache命中、Page命中 CTLB命中、Cache未命中、Page命中 DTLB命中、Cache命中、Page未命中 18下列寄存器中，匯編語言程序員可見的是 A存儲器地址寄存器（MAR） B程序計數(shù)器（PC） C存儲器數(shù)據(jù)寄存器（MDR） D指令寄存器（IR）,19下列選項中，不會引起指令流水線阻塞的是 A數(shù)據(jù)旁路（轉(zhuǎn)發(fā)） B數(shù)據(jù)相關(guān) C條件轉(zhuǎn)移 D資源沖突 20下列選項中的英文縮寫均為總線標準的是 APCI、CRT、USB、EISA BISA、CPI、VESA、EISA CISA、SCSI、RAM、MIPS DISA、EISA、PCI、PCI-Express,21單級中斷系統(tǒng)中，中斷服務(wù)程序內(nèi)的執(zhí)行順序是 I保護現(xiàn)場 II開中斷 III關(guān)中斷 IV保存斷點 V中斷事件處理 VI恢復(fù)現(xiàn)場 VII中斷返回 AIVVIIIVII BIIIIVVII CIIIIVVVIVII DIVIVVIVII,22假定一臺計算機的顯示存儲器用DRAM芯片實現(xiàn)，若要求顯示分辨率為16001200，顏色深度為24位，幀頻為85 Hz，顯存總帶寬的50%用來刷新屏幕，則需要的顯存總帶寬至少約為 A245 Mbps B979 Mbps C1 958 Mbps D7 834 Mbps,(1600120024852)106,二、綜合應(yīng)用題 43（11分）某計算機字長為16位，主存地址空間大小為128 KB，按字編址。采用單字長指令格式，指令各字段定義如下： 轉(zhuǎn)移指令采用相對尋址方式，相對偏移量用補碼表示。尋址方式定義如下： Ms / Md 尋址方式 助記符 含義 000B 寄存器直接 Rn 操作數(shù)=(Rn) 001B 寄存器間接 (Rn) 操作數(shù)=(Rn) 010B 寄存器間接、自增 (Rn)+ 操作數(shù)=(Rn), (Rn)+1Rn 011B 相對 D(Rn) 轉(zhuǎn)移目標地址=(PC)+(Rn) 注：（x）表示存儲器地址x或寄存器x的內(nèi)容。,請回答下列問題： （1）該指令系統(tǒng)最多可有多少條指令？該計算機最多有多少個通用寄存器？存儲器地址寄存器（MAR）和存儲器數(shù)據(jù)寄存器（MDR）至少各需要多少位？ （2）轉(zhuǎn)移指令的目標地址范圍是多少？ （3） 若操作碼0010B表示加法操作（助記符為add），寄存器R4和R5的編號分別為100B和101B，R4的內(nèi)容為1234H，R5的內(nèi)容為 5678H，地址1234H中的內(nèi)容為5678H，地址5678H中的內(nèi)容為1234H，則匯編語句“add (R4), (R5)+”（逗號前為源操作數(shù)，逗號后為目的操作數(shù)）對應(yīng)的機器碼是什么（用十六進制表示）？該指令執(zhí)行后，哪些寄存器和存儲單元的內(nèi)容會改變？改變后 的內(nèi)容是什么？,答案 （1）指令系統(tǒng)最多支持16條指令；支持8個通用寄存器； MAR至少為16位；MDR至少為16位。 （2）轉(zhuǎn)移指令的目標地址范圍為0000HFFFFH。 （3）匯編語句“add (R4), (R5)+”，對應(yīng)的機器碼為：2315H。 “add (R4), (R5)+”指令執(zhí)行后，R5和存儲單元5678H的內(nèi)容會改變。執(zhí)行后，R5的內(nèi)容為5679H。內(nèi)存5678H單元的內(nèi)容為68ACH。,44.（12分）某計算機的主存地址空間大小為256 MB，按字節(jié)編址。指令Cache和數(shù)據(jù)Cache分離，均有8個Cache行，每個Cache行大小為64 B，數(shù)據(jù)Cache采用直接映射方式?，F(xiàn)有兩個功能相同的程序A和B，其偽代碼如下所示：,假定int類型數(shù)據(jù)用32位補碼表示，程序編譯時i, j, sum均分配在寄存器中，數(shù)組a按行優(yōu)先方式存放，其首地址為320（十進制數(shù)）。請回答下列問題，要求說明理由或給出計算過程。 （1）若不考慮用于Cache一致性維護和替換算法的控制位，則數(shù)據(jù)Cache的總?cè)萘繛槎嗌伲?（2）數(shù)組元素a031和a11各自所在的主存塊對應(yīng)的Cache行號分別是多少（Cache行號從0開始）？ （3）程序A和B的數(shù)據(jù)訪問命中率各是多少？哪個程序的執(zhí)行時間更短？,5 0,8 6,27 9,Block offset,index,tag,320=0000000000000000000 101 0000 00 a00,0000000000000000000 101 0001 00 a01,0000000000000000000 101 0010 00 a02,0000000000000000000 110 0000 00 a031,0000000000000000010 100 1111 00 a0255,0000000000000000010 101 0000 00 a10,0000000000000000010 101 0001 00 a11,每次調(diào)入16個元素，因此命中率=15/16,答案 （1）數(shù)據(jù)Cache的總?cè)萘繛椋?256位（532字節(jié)）。 （2）數(shù)組a在主存的存