多功能數字鐘電路設計.ppt

第八講 多功能數字鐘電路設計,學習要求 掌握數字電路系統(tǒng)的設計方法、裝調技術及數字鐘的功能擴展電路的設計,一、數字鐘的功能要求,基本功能 準確計時，以數字形式顯示時、分、秒的時間 小時的計時要求為“12翻1”，分和秒的計時要求為60進位 校正時間 擴展功能 定時控制 仿廣播電臺正點報時 報整點時數 觸摸報整點時數,二、數字鐘電路系統(tǒng)的組成框圖,振蕩器產生的穩(wěn)定的高頻脈沖信號，作為數字鐘的時間基準，再經分頻器輸出標準秒脈沖,秒計數器計滿60后向分計數器進位,分計數器計滿60后向小時計數器進位,小時計數器按照“12翻1”規(guī)律計數,計時出現誤差時可以用校時電路進行校時、校分、校秒,擴展電路必須在主體電路正常運行的情況下才能進行功能擴展,三、主體電路的設計與裝調,主體電路是由功能部件或單元電路組成的。在設計這些電路或選擇部件時，盡量選用同類型的器件，如所有功能部件都采用TTL集成電路或都采用CMOS集成電路。整個系統(tǒng)所用的器件種類應盡可能少。下面介紹各功能部件與單元電路的設計。,1. 振蕩器的設計,振蕩器是數字鐘的核心。振蕩器的穩(wěn)定度及頻率的精確度決定了數字鐘計時的準確程度，通常選用石英晶體構成振蕩器電路。一般來說，振蕩器的頻率越高，計時精度越高。,如圖所示為電子手表集成電路（如5C702）中的晶體振蕩器電路，常取晶振的頻率為32768Hz，因其內部有15級2分頻集成電路，所以輸出端正好可得到1Hz的標準脈沖,1. 振蕩器的設計,如果精度要求不高也可以采用第二章介紹的由集成邏輯門與RC組成的時鐘源振蕩器或由集成電路定時器555與RC組成的多諧振蕩器。這里設振蕩頻率fo =103Hz,2. 分頻器的設計,分頻器的功能主要有兩個 產生標準秒脈沖信號 提供功能擴展電路所需要的信號，如仿電臺報時用的1kHz的高音頻信號和500Hz的低音頻信號等,選用3片中規(guī)模集成電路計數器74LS90可以完成上述功能 因每片為1/10分頻，3片級聯則可獲得所需要的頻率信號 即第1片的Q0端輸出頻率為500Hz，第2片的Q3端輸出為10Hz，第3片的Q3端輸出為1Hz,3. 時分秒計數器的設計,分和秒計數器都是模M=60的計數器 其計數規(guī)律為0001585900 選74LS92作十位計數器，74LS90作個位計數器，再將它們級聯組成模數M=60的計數器 時計數器是一個“12翻1”的特殊進制計數器 即當數字鐘運行到12時59分59秒時，秒的個位計數器再輸入一個秒脈沖時，數字鐘應自動顯示為01時00分00秒，實現日常生活中習慣用的計時規(guī)律 選用74LS191和74LS74，其電路見本章第三節(jié),4. 校時電路的設計,當數字鐘接通電源或者計時出現誤差時，需要校正時間（或稱校時） 校時是數字鐘應具備的基本功能。一般電子手表都具有時、分、秒等校時功能 為使電路簡單，這里只進行分和小時的校時,對校時電路的要求是 在小時校正時不影響分和秒的正常計數 在分校正時不影響秒和小時的正常計數 校時方式有“快校時”和“慢校時”兩種 “快校時”是，通過開關控制，使計數器對1Hz的校時脈沖計數 “慢校時”是用手動產生單脈沖作校時脈沖,S1為?！胺帧庇玫目刂崎_關,S2為?！皶r”用的控制開關,校時脈沖采用分頻器輸出的1Hz脈沖,如果校時脈沖由單次脈沖產生器（見第二章第四、五節(jié)）提供，則可以進行“慢校時”,需要注意的是，校時電路是由與非門構成的組合邏輯電路，開關S1或S2為“0”或“1”時，可能會產生抖動，接電容C1、C2可以緩解抖動。必要時還應將其改為去抖動開關電路（見第二章第三節(jié)）,5. 主體電路的裝調,由數字鐘系統(tǒng)組成框圖按照信號的流向分級安裝，逐級級聯，這里的每一級是指組成數字鐘的各功能電路,級聯時如果出現時序配合不同步，或尖峰脈沖干擾，引起邏輯混亂，可以增加多級邏輯門來延時,如果顯示字符變化很快，模糊不清，可能是由于電源電流的跳變引起的，可在集成電路器件的電源端VCC加退耦濾波電容。通常用幾十微法的大電容與0.01F的小電容相并聯,經過聯調并糾正設計方案中的錯誤和不足之處后，再測試電路的邏輯功能是否滿足設計要求。最后畫出滿足設計要求的總體邏輯電路圖，如圖所示,如果因實驗器材有限，則其中秒計數器的個位和時計數器的十位可以采用發(fā)光二極管指示，因而可以省去2片譯碼器和2片數碼顯示器,除了振蕩和譯碼顯示部分外，其它各功能都可以用GAL16V8來實現。,四、功能擴展電路的設計,定時控制電路的設計 仿廣播電臺正點報時電路的設計 報整點時數電路的設計 觸摸報整點時數電路的設計,定時控制電路的設計,仿廣播電臺正點報時電路的設計,報整點時數電路的設計,觸摸報整點時數電路的設計,1. 定時控制電路的設計,數字鐘在指定的時刻發(fā)出信號，或驅動音響電路“鬧時”；或對某裝置的電源進行接通或斷開“控制”。 不管是鬧時還是控制，都要求時間準確，即信號的開始時刻與持續(xù)時間必須滿足規(guī)定的要求。,例 要求上午7時59分發(fā)出鬧時信號，持續(xù)時間為1分鐘。 解 7時59分對應數字鐘的時個位計數器的狀態(tài)為(Q3Q 2Q 1Q 0)H1=0111，分十位計數器的狀態(tài)為(Q3Q2Q1Q0)M2=0101，分個位計數器的狀態(tài)為(Q3Q2Q1Q0)M1=1001。若將上述計數器輸出為“1”的所有輸出端經過與門電路去控制音響電路，可以使音響電路正好在7點59分響，持續(xù)1分鐘后（即8點時）停響。,1. 定時控制電路的設計,如果用與非門實現上式所表示的邏輯功能，則可以將Z進行布爾代數變換，即,由圖可見上午7點59分時,音響電路的晶體管導通,則揚聲器發(fā)出1kHz的聲音。持續(xù)1分鐘到8點整晶體管因輸入端為“0”而截止,電路停鬧。,2. 仿廣播電臺正點報時電路的設計,仿廣播電臺正點報時電路的功能要求是： 每當數字鐘計時快要到正點時發(fā)出聲響; 通常按照4低音1高音的順序發(fā)出間斷聲響; 以最后一聲高音結束的時刻為正點時刻。,設4聲低音（約500Hz）分別發(fā)生在59分51秒、53秒、55秒及57秒，最后一聲高音（約1kHz）發(fā)生在59分59秒，它們的持續(xù)時間均為1秒。由表可得,2. 仿廣播電臺正點報時電路的設計,這里采用的都是TTL與非門，如果用其它器件，則報時電路還會簡單一些。,3. 報整點時數電路的設計,報整點時數電路的功能是：每當數字鐘計時到整點時發(fā)出音響，且?guī)c響幾聲。實現這一功能的電路主要由以下幾部分組成：, 減法計數器 完成幾點響幾聲的功能。即從小時計數器的整點開始進行減法計數，直到零為止。, 編碼器將小時計數器的5個輸出端Q4、Q3、Q2、Q1、Q0按照“12翻1”的編碼要求轉換為減法計數器的4個輸入端D3、D2、D1、D0所需的BCD碼。, 邏輯控制電路 控制減法計數器的清“0”與置數?？刂埔繇戨娐返妮斎胄盘枴?3. 報整點時數電路-減法計數器,減法計數器選用74LS191，各控制端的作用如下:,CPA為減法計數脈沖，兼作音響電路的控制脈沖。,3. 報整點時數電路-編碼器,編碼器是由與非門實現的組合邏輯電路，其輸出端的邏輯表達式由5變量的卡諾圖可得：,3. 報整點時數電路-邏輯控制電路,邏輯控制電路由D觸發(fā)器74LS74與多級與非門組成,如果出現某些整點數不準確，其主要原因是邏輯控制電路中的與非門延時時間不夠，產生了競爭冒險現象，可以適當增加與非門的級數或接入小電容進行濾波。,4. 觸摸報整點時數電路的設計,在有些場合（如夜間），不便于直接看顯示時間，希望數字鐘有觸摸報時功能。即觸摸數字鐘的某端，能夠報當時的整點時數。,根據功能要求，不難設想在圖5.5.8所示電路的基礎上，增加一觸發(fā)脈沖控制電路，或將圖5.5.8所示的電路的自動報時改為觸摸報時電路即可。,產生觸摸控制脈沖的電路有單次脈沖產生器，555集成電路定時器，單穩(wěn)態(tài)觸發(fā)器等，這些電路已在第二章中介紹過。,五、設計任務,給定的主要器件 74LS00 4片，74LS90 2片，74LS03（OC） 2片，74LS92 2片，74LS04 2片，74LS93 2片，74LS20 2片，74LS191 2片，74LS48 4片，發(fā)光二極管 4只，74LS74 2片，數碼顯示器BS202 4只，555 2片。 可編程邏輯器件- GAL16V8 3片。,功能要求,基本功能 以數字形式顯示時、分、秒的時間，為節(jié)省器件，其中秒的個位和小時的十位均用發(fā)光二極管指示，燈亮為“1”，燈滅為“0”。小時計數器的計時要求為“12翻1”，但不要直接采用圖5.5.5所示的電路，應采用其它方案設計“12翻1”電路。要求手動快校時、快校分或慢校時、慢校分。,擴展功能（其電路盡可能不與前述電路相同） 定時控制，其時間自定；仿廣播電臺正點報時，觸摸報整點時數或自動報整點時數。,第4周任務：1000Hz振蕩和分頻出1Hz信號。,五、設計任務-設計步驟與要求, 擬定數字鐘電路的組成框圖，要求電路的基本功能與擴展功能同時實現，使用的器件少，成本低；, 設計并安裝各單元電路，要求布線整齊、美觀，便于級聯與調試；, 測試數字鐘系統(tǒng)的邏輯功能，同時滿足基本功能與擴展功能的要求；, 畫出數字鐘系統(tǒng)的整機邏輯電路圖；, 寫出設計性實驗報告。,實驗與思考題,5.5.1 你所設計的數字鐘電路： 標準秒脈沖信號是怎樣產生的？振蕩器的穩(wěn)定度為多少？ 校時電路在校時開關合上或斷開時，是否出現過干擾脈沖？若出現應如何清除。 在電路調試中，是否出現過“競爭冒險”現象？如何采取措施消除的？ 5.5.2 圖5.5.6所示的鬧時電路中，為什么采用OC門？驅動音響電路的與非門為什么要用2級？,5.5.3 若用OC門實現圖5.5.7所示報時電路功能，應如何設計電路？ 5.5.4 在圖5.5.8所示報整點時數電路中，兩級反相器G3與G4有何作用？不接這兩級反相器會出現什么現象？為什么？ 5.5.5 如果小時計數器為24進制計數器，電路應如何設計？畫出設計的電路圖。 5.5.6 設計一個利用收音機自