計(jì)算機(jī)組成原理期末復(fù)習(xí)資料匯總.doc

Wcg整理提供計(jì)算機(jī)組成原理期末復(fù)習(xí)資料匯總一、名詞解釋微程序：是指能實(shí)現(xiàn)一條機(jī)器指令功能的微指令序列。微指令：在機(jī)器的一個(gè)CPU周期內(nèi)，一組實(shí)現(xiàn)一定操作功能的微命令的組合。微操作：執(zhí)行部件在微命令的控制下所進(jìn)行的操作。加減交替法：除法運(yùn)算處理中對(duì)恢復(fù)余數(shù)法來(lái)說(shuō)，當(dāng)余數(shù)為正時(shí)，商“1”，余數(shù)左移一位，減除數(shù)；當(dāng)余數(shù)為負(fù)時(shí)，商“0”，余數(shù)左移一位，加除數(shù)。有效地址：EA是一16位無(wú)符號(hào)數(shù)，表示操作數(shù)所在單元到段首的距離即邏輯地址的偏移地址.形式地址：指令中地址碼字段給出的地址，對(duì)形式地址的進(jìn)一步計(jì)算可以得到操作數(shù)的實(shí)際地址。相容性微操作：在同一CPU周期中，可以并行執(zhí)行的微操作。相斥性微操作：在同一CPU周期中，不可以并行執(zhí)行的微操作。PLA：Programmable Logic Arrays，可編程邏輯陣列。PAL：Programmable Array Logic，可編程陣列邏輯。GAL：Generic Array Logic，通用陣列邏輯。CPU：Central Processing Unit，中央處理器。一塊超大規(guī)模的集成電路，是一臺(tái)計(jì)算機(jī)的運(yùn)算核心和控制核心。RISC：Reduced Instruction Set Computer，精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī)。CISC：Complex Instruction Set Computer，復(fù)雜指令系統(tǒng)計(jì)算機(jī)。ALU：Arithmetic Logic Unit，算術(shù)邏輯單元。CPU執(zhí)行單元，用來(lái)完成算術(shù)邏輯運(yùn)算。二、選擇題1. 沒(méi)有外存儲(chǔ)器的計(jì)算機(jī)監(jiān)控程序可以存放在( B )。ARAM BROM CRAM和ROM DCPU2. 完整的計(jì)算機(jī)系統(tǒng)應(yīng)包括（ D ）。 A運(yùn)算器存儲(chǔ)器控制器 B外部設(shè)備和主機(jī)C主機(jī)和使用程序 D配套的硬件設(shè)備和軟件系統(tǒng)3. 在機(jī)器數(shù)（ BC ）中，零的表示形式是唯一的。A原碼 B補(bǔ)碼 C移碼 D反碼4. 在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過(guò)（ D ）來(lái)實(shí)現(xiàn)。A原碼運(yùn)算的二進(jìn)制減法器 B補(bǔ)碼運(yùn)算的二進(jìn)制減法器C原碼運(yùn)算的十進(jìn)制加法器 D補(bǔ)碼運(yùn)算的二進(jìn)制加法器5. 某寄存器中的值有時(shí)是地址，因此只有計(jì)算機(jī)的（ C ）才能識(shí)別它。A 譯碼器 B 判斷程序 C 指令 D 時(shí)序信號(hào)6. 下列數(shù)中最小的數(shù)為（ C ）。A（101001）2 B（52）8 C（101001）BCD D（233）167. 若浮點(diǎn)數(shù)用補(bǔ)碼表示，則判斷運(yùn)算結(jié)果是否為規(guī)格化數(shù)的方法是（ C ）。A階符與數(shù)符相同為規(guī)格化數(shù)B階符與數(shù)符相異為規(guī)格化數(shù)C數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相異為規(guī)格化數(shù)D數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相同為規(guī)格化數(shù)8. 補(bǔ)碼加減法是指（ C ）。A操作數(shù)用補(bǔ)碼表示，兩數(shù)尾數(shù)相加減，符號(hào)位單獨(dú)處理，減法用加法代替B操作數(shù)用補(bǔ)碼表示，符號(hào)位與尾數(shù)一起參與運(yùn)算，結(jié)果的符號(hào)與加減相同C操作數(shù)用補(bǔ)碼表示，連同符號(hào)位直接相加減，減某數(shù)用加某數(shù)的補(bǔ)碼代替，結(jié)果的符號(hào)在運(yùn)算中形成D操作數(shù)用補(bǔ)碼表示，由數(shù)符決定兩尾數(shù)的操作，符號(hào)位單獨(dú)處理9. 運(yùn)算器雖然由許多部件組成，但核心部件是（ B ）。A數(shù)據(jù)總線 B算術(shù)邏輯運(yùn)算單元C多路開關(guān) D累加寄存器10. 指令系統(tǒng)中采用不同尋址方式的目的主要是（ B ）。A實(shí)現(xiàn)存儲(chǔ)程序和程序控制B縮短指令長(zhǎng)度，擴(kuò)大尋址空間，提高編程靈活性C可以直接訪問(wèn)外存D提供擴(kuò)展操作碼的可能并降低指令譯碼難度11. 指令的尋址方式有順序和跳轉(zhuǎn)兩種方式，采用跳轉(zhuǎn)尋址方式，可以實(shí)現(xiàn)（ D ）。A 堆棧尋址 B 程序的條件轉(zhuǎn)移C 程序的無(wú)條件轉(zhuǎn)移 D 程序的條件轉(zhuǎn)移或無(wú)條件轉(zhuǎn)移12. 微程序控制器中，機(jī)器指令與微指令的關(guān)系是（ B ）。A每一條機(jī)器指令由一條微指令來(lái)執(zhí)行B每一條機(jī)器指令由一段由微指令編程的微程序來(lái)解釋執(zhí)行C一段機(jī)器指令組成的程序可由一條微指令來(lái)執(zhí)行D一條微指令由若干個(gè)機(jī)器指令組成13. 用以指定將要執(zhí)行的指令所在地址的是（ B ）。A 指令寄存器 B程序計(jì)數(shù)器 C數(shù)據(jù)寄存器 D累加器14. 常用的虛擬存儲(chǔ)系統(tǒng)由（ B ）兩級(jí)存儲(chǔ)器組成，其中輔存是大容量的磁表面存儲(chǔ)器。 Acache-主存 B主存-輔存 Ccache-輔存 D通用寄存器-cache15. RISC訪內(nèi)指令中，操作數(shù)的物理位置一般安排在（ D ）。A棧頂和次棧頂 B兩個(gè)主存單元C一個(gè)主存單元和一個(gè)通用寄存器 D兩個(gè)通用寄存器16. CPU中跟蹤指令后繼地址的寄存器是（ C ）。A地址寄存器 B指令計(jì)數(shù)器C程序計(jì)數(shù)器 D指令寄存器17. 單級(jí)中斷系統(tǒng)中，CPU一旦響應(yīng)中斷，立即關(guān)閉（ C ）標(biāo)志，以防止本次中斷服務(wù)結(jié)束前同級(jí)的其他中斷源產(chǎn)生另一次中斷進(jìn)行干擾。 A中斷允許 B中斷請(qǐng)求 C中斷屏蔽 DDMA請(qǐng)求18. 下面操作中應(yīng)該由特權(quán)指令完成的是（ B ）。A設(shè)置定時(shí)器的初值B從用戶模式切換到管理員模式C開定時(shí)器中斷D關(guān)中斷19. 主存貯器和CPU之間增加cache的目的是（ A ）。A解決CPU和主存之間的速度匹配問(wèn)題B擴(kuò)大主存貯器容量C擴(kuò)大CPU中通用寄存器的數(shù)量D既擴(kuò)大主存貯器容量，又?jǐn)U大CPU中通用寄存器的數(shù)量20. 單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)外，另一個(gè)常需采用（ C ）。A堆棧尋址方式 B立即尋址方式C隱含尋址方式 D間接尋址方式21. 為了便于實(shí)現(xiàn)多級(jí)中斷，保存現(xiàn)場(chǎng)信息最有效的辦法是采用（ B ）。 A通用寄存器 B堆棧 C存儲(chǔ)器 D外存22. 某DRAM芯片，其存儲(chǔ)容量為512K8位，該芯片的地址線和數(shù)據(jù)線的數(shù)目是（ D ）。A8，512 B512，8 C18，8 D19，8解析：內(nèi)存的地址線跟內(nèi)存的容量有關(guān)，類似于有1萬(wàn)個(gè)人有電話，電話號(hào)碼就至少得5位一樣，只不過(guò)區(qū)別是電腦內(nèi)部用二進(jìn)制而不是十進(jìn)制。內(nèi)存的容量有多少，是用多少個(gè)二進(jìn)制數(shù)表示，那么地址線的條數(shù)就是多少個(gè)，比如容量是4位的，用兩個(gè)2進(jìn)制數(shù)表述，那么地址線就是2條，8位的，用三個(gè)2進(jìn)制數(shù)表示，地址線就應(yīng)該是3條，這樣推下來(lái)，內(nèi)容容量是能用多少個(gè)二進(jìn)制數(shù)表示，相當(dāng)于1個(gè)二進(jìn)制數(shù)的2的多少次，那么地址條數(shù)就是多少。512k應(yīng)該指的是512KB，相當(dāng)于4Mb（按照1比8換算），需要用22位二進(jìn)制數(shù)表示，相當(dāng)于2的22次，所以用22條地址線。數(shù)據(jù)線指一次傳輸?shù)臄?shù)據(jù)的寬度，8位的寬度應(yīng)該用8根數(shù)據(jù)線。23. 定點(diǎn)運(yùn)算器用來(lái)進(jìn)行（ B ）。A十進(jìn)制加法運(yùn)算B定點(diǎn)數(shù)運(yùn)算C浮點(diǎn)數(shù)運(yùn)算D既進(jìn)行定點(diǎn)數(shù)運(yùn)算也進(jìn)行浮點(diǎn)數(shù)運(yùn)算24. 直接間接立即3種尋址方式指令的執(zhí)行速度，由快至慢的排序是（ C ）。A直接立即間接B直接間接立即C立即直接間接D立即間接直接25. 寄存器間接尋址方式中，操作數(shù)處在（ B ）。A通用寄存器B主存單元C程序計(jì)數(shù)器D堆棧26. 微指令執(zhí)行的順序控制問(wèn)題，實(shí)際上是如何確定下一條微指令的地址問(wèn)題。通常采用的一種方法是斷定方式，其基本思想是（ C ）。A用程序計(jì)數(shù)器PC來(lái)產(chǎn)生后繼微指令地址B用微程序計(jì)數(shù)器PC來(lái)產(chǎn)生后繼微指令地址C通過(guò)微指令順序控制地段由設(shè)計(jì)者指定或者由設(shè)計(jì)者指定的判斷字段控制產(chǎn)生后繼微指令地址D通過(guò)指令中指定一個(gè)專門字段來(lái)控制產(chǎn)生后繼微指令地址27. 兩補(bǔ)碼相加，采用1位符號(hào)位，當(dāng)（ D ）時(shí)，表示結(jié)果溢出。A. 符號(hào)位有進(jìn)位 B. 符號(hào)位進(jìn)位和最高數(shù)位進(jìn)位異或結(jié)果為0C. 符號(hào)位為1 D. 符號(hào)位進(jìn)位和最高數(shù)位進(jìn)位異或結(jié)果為128. 某單片機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為4MB。若按字編址，它的尋址范圍是（ A ）。A1M B4MB C4M D1MB解析問(wèn)題：1某計(jì)算機(jī)字長(zhǎng)為32位,其存儲(chǔ)容量為16MB,若按雙字編址,它的尋址范圍是多少2某機(jī)字長(zhǎng)為32位,存儲(chǔ)容量為64MB,若按字節(jié)編址.它的尋址范圍是多少?解答：我的方法是全部換算成1位2進(jìn)制的基本單元來(lái)算。先計(jì)算總?cè)萘?，如第一題中是16mb中，一B為8位，也就是8個(gè)一位基本單元組成，16M=224位=224個(gè)一位基本單元。所以總的基本單元是224*8。一個(gè)字長(zhǎng)是n位，就是說(shuō)一個(gè)字是由n個(gè)一位基本單元組成。按照字來(lái)編址就是說(shuō)由一個(gè)字所包含的一位基本單元的個(gè)數(shù)作為一個(gè)地址單元，它對(duì)應(yīng)一個(gè)地址。同理，雙字編址就是兩個(gè)字所包含的的基本單元數(shù)作為一個(gè)地址單元。由于一個(gè)字節(jié)（1B）永遠(yuǎn)是8位，所以按字節(jié)編址永遠(yuǎn)是8個(gè)一位基本單元作為一個(gè)地址單元。尋址范圍就是說(shuō)總共有多少個(gè)這樣的地址。第一題中一個(gè)字長(zhǎng)是32位，對(duì)于按字編址來(lái)說(shuō)一個(gè)地址單元有32個(gè)基本單元，按雙字編址則是一個(gè)地址單元有64個(gè)，按字節(jié)是8個(gè)，總?cè)萘渴?24*8個(gè)。所以按字編址的地址數(shù)是224*8/32個(gè)，按雙字是224*8/64個(gè)，按字節(jié)是224*8/8個(gè)。因此，第一題答案是221=2M。同理，第二題答案是226*8/8=226=64M。29. 某SRAM芯片，其容量為1M8位，除電源和接地端外，控制端有E和R/W#，該芯片的管腳引出線數(shù)目是（ D ）。A20 B28 C30 D32這個(gè)題目其實(shí)就是要計(jì)算地址總線和數(shù)據(jù)總線的引腳數(shù)。既然是8位寬帶，那數(shù)據(jù)線引腳就要8個(gè)，1M個(gè)存儲(chǔ)單元需要20根地址線，因?yàn)?的20次方等于1M，所以這個(gè)芯片的引腳數(shù)目至少為1+1+1+1+8+20=32（電源+地+E+R/W+數(shù)據(jù)線+地址線）30. 存儲(chǔ)單元是指（ B ）。A存放1個(gè)二進(jìn)制信息位的存儲(chǔ)元 B存放1個(gè)機(jī)器字的所有存儲(chǔ)元集合C存放1個(gè)字節(jié)的所有存儲(chǔ)元集合 D存放2個(gè)字節(jié)的所有存儲(chǔ)元集合31. 指令周期是指（ C ）。ACPU從主存取出一條指令的時(shí)間BCPU執(zhí)行一條指令的時(shí)間CCPU從主存取出一條指令加上執(zhí)行一條指令的時(shí)間D時(shí)鐘周期時(shí)間32. 中斷向量地址是（ C ）。A子程序入口地址 B中斷服務(wù)程序入口地址C中斷服務(wù)程序入口地址指示器 D例行程序入口地址33. 從信息流的傳輸速度來(lái)看，（ A ）系統(tǒng)工作效率最低。A單總線 B雙總線 C三總線 D多總線34. 同步控制是（ C ）。A只適用于CPU控制的方式 B只適用于外圍設(shè)備控制的方式C由統(tǒng)一時(shí)序信號(hào)控制的方式 D所有指令執(zhí)行時(shí)間都相同的方式35. 采用DMA方式傳送數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)，就要占用一個(gè)（ C ）的時(shí)間。A指令周期 B機(jī)器周期 C存儲(chǔ)周期 D總線周期36. 計(jì)算機(jī)硬件能直接執(zhí)行的是（ C ）。A符號(hào)語(yǔ)言 B匯編語(yǔ)言 C機(jī)器語(yǔ)言 D機(jī)器語(yǔ)言和匯編語(yǔ)言37. 運(yùn)算器的核心部件是（ C ）。A數(shù)據(jù)總線 B數(shù)據(jù)選擇器 C算術(shù)邏輯運(yùn)算部件 D累加寄存器38. 對(duì)于存儲(chǔ)器主要作用，下面說(shuō)法是正確（ C ）。A存放程序 B存放數(shù)據(jù) C存放程序和數(shù)據(jù) D存放微程序39. 至今為止，計(jì)算機(jī)中所含所有信息仍以二進(jìn)制方式表示，其原因是（ C ）。A節(jié)約元件 B運(yùn)算速度快 C物理器件性能決定D信息處理方便40. CPU中有若干寄存器，其中存放存儲(chǔ)器中數(shù)據(jù)的寄存器是（ A ）。A地址寄存器 B程序計(jì)數(shù)器 C數(shù)據(jù)寄存器 D指令寄存器41. CPU中有若干寄存器，其中存放機(jī)器指令的寄存器是（ D ）。A地址寄存器 B程序計(jì)數(shù)器 C指令寄存器 D數(shù)據(jù)寄存器42. CPU中有若干寄存器，存放CPU將要執(zhí)行的下一條指令地址的寄存器是（ C ）。A地址寄存器 B數(shù)據(jù)寄存器 C程序計(jì)數(shù)器 D指令寄存器43. CPU中程序狀態(tài)寄存器中的各個(gè)狀態(tài)標(biāo)志位是依據(jù)（ C ）來(lái)置位的。ACPU已執(zhí)行的指令 BCPU將要執(zhí)行的指令C算術(shù)邏輯部件上次的運(yùn)算結(jié)果 D累加器中的數(shù)據(jù)44. 為協(xié)調(diào)計(jì)算機(jī)各部件的工作，需要（ B ）來(lái)提供統(tǒng)一的時(shí)鐘。A總線緩沖器 B時(shí)鐘發(fā)生器 C總線控制器 D操作命令發(fā)生器45. 能發(fā)現(xiàn)兩位錯(cuò)誤并能糾正一位錯(cuò)的編碼是( A )。A海明碼 BCRC碼 C偶校驗(yàn)碼 D奇校驗(yàn)碼46. 下列存儲(chǔ)器中，速度最慢的是（ C ）。A半導(dǎo)體存儲(chǔ)器 B光盤存儲(chǔ)器 C磁帶存儲(chǔ)器 D硬盤存儲(chǔ)器47. 下列部件設(shè)備中，存取速度最快的是( B )。A光盤存儲(chǔ)器 BCPU的寄存器 C軟盤存儲(chǔ)器 D硬盤存儲(chǔ)器48. 某一SRAM芯片，容量為16K1位，則其地址線條數(shù)下面哪項(xiàng)正確( C )。A18根 B16K根 C14根 D22根49. 計(jì)算機(jī)的存儲(chǔ)器采用分級(jí)存儲(chǔ)體系的目的是（ D ）。A便于讀寫數(shù)據(jù) B減小機(jī)箱的體積C便于系統(tǒng)升級(jí) D解決存儲(chǔ)容量?jī)r(jià)格與存取速度間的矛盾50. 在Cache的地址映射中，若主存中的任意一塊均可映射到Cache內(nèi)的任意一快的位置上，下面哪項(xiàng)符合這種特點(diǎn)（ B ）。A直接映射 B全相聯(lián)映射 C組相聯(lián)映射 D混合映射51. 指令系統(tǒng)中采用不同尋址方式的目的主要是（ B ）。 A. 實(shí)現(xiàn)程序控制和快速查找存儲(chǔ)器地址 B. 縮短指令長(zhǎng)度，擴(kuò)大尋址空間，提高編程靈活性C. 可以直接訪問(wèn)主存和外存D. 降低指令譯碼難度52. CPU組成中不包括（ D ）。A指令寄存器 B地址寄存器 C指令譯碼器 D地址譯碼器53. 程序計(jì)數(shù)器PC在下面（ C ）部件中。A運(yùn)算器B存儲(chǔ)器 C控制器 DI/O接口54. CPU內(nèi)通用寄存器的位數(shù)取決于（ B ）。A存儲(chǔ)器容量 B機(jī)器字長(zhǎng) C指令的長(zhǎng)度DCPU的管腳數(shù)55. 以硬件邏輯電路方式構(gòu)成的控制器又稱為（ B ）。A存儲(chǔ)邏輯型控制器 B組合邏輯型控制器 C微程序控制器 D運(yùn)算器56. 直接轉(zhuǎn)移指令的功能是將指令中的地址代碼送入（ C ）部件中。A累加器 B地址寄存器 CPC寄存器 D存儲(chǔ)器57. 狀態(tài)寄存器用來(lái)存放（ B ）。A算術(shù)運(yùn)算結(jié)果B算術(shù)邏輯運(yùn)算及測(cè)試指令的結(jié)果狀態(tài)C運(yùn)算類型 D邏輯運(yùn)算結(jié)果58. 微程序放在（ D ）。A指令寄存器 BRAM C內(nèi)存 D控制存儲(chǔ)器 59. 主機(jī)，外設(shè)不能并行工作的方式是（ B ）。A中斷方式 B程序查詢方式 C通道方式 DDMA方式60. 禁止中斷的功能可由（ D ）來(lái)完成。A中斷觸發(fā)器 B中斷禁止觸發(fā)器C中斷屏蔽觸發(fā)器 D中斷允許觸發(fā)器61. 在微機(jī)系統(tǒng)中，主機(jī)與高速硬盤進(jìn)行數(shù)據(jù)交換一般用（ C ）。A程序中斷控制 B程序直接控制 CDMA方式 D通道方式62. DMA方式數(shù)據(jù)的傳送是以( C )為單位進(jìn)行的。A字節(jié) B字 C數(shù)據(jù)塊 D位63. DMA方式在( A )之間建立的直接數(shù)據(jù)通路。A主存與外設(shè) BCPU與外設(shè) C外設(shè)與外設(shè) DCPU與主存64. 馮諾依曼機(jī)工作方式的基本特點(diǎn)是（ B ）。A多指令流單數(shù)據(jù)流B按地址訪問(wèn)并順序執(zhí)行指令C堆棧操作D存儲(chǔ)器按內(nèi)部選擇地址65. 針對(duì)8位二進(jìn)制數(shù)，下列說(shuō)法中正確的是( B )。A127的補(bǔ)碼為10000000B127的反碼等于0的移碼C1的移碼等于127的反碼 D0的補(bǔ)碼等于1的反碼66. 計(jì)算機(jī)系統(tǒng)中采用補(bǔ)碼運(yùn)算的目的是為了（ C ）。A與手工運(yùn)算方式保持一致B提高運(yùn)算速度C簡(jiǎn)化計(jì)算機(jī)的設(shè)計(jì)D提高運(yùn)算的精度67. 長(zhǎng)度相同但格式不同的2種浮點(diǎn)數(shù)，假設(shè)前者階碼長(zhǎng)尾數(shù)短，后者階碼短尾數(shù)長(zhǎng)，其他規(guī)定均相同，則它們可表示的數(shù)的范圍和精度為（ B ）。A兩者可表示的數(shù)的范圍和精度相同B前者可表示的數(shù)的范圍大但精度低C后者可表示的數(shù)的范圍大且精度高D前者可表示的數(shù)的范圍大且精度高68. 在浮點(diǎn)數(shù)原碼運(yùn)算時(shí)，判定結(jié)果為規(guī)格化數(shù)的條件是（ D ）。A階的符號(hào)位與尾數(shù)的符號(hào)位不同B尾數(shù)的符號(hào)位與最高數(shù)值位相同C尾數(shù)的符號(hào)位與最高數(shù)值位不同D尾數(shù)的最高數(shù)值位為169. 若浮點(diǎn)數(shù)用補(bǔ)碼表示，則判斷運(yùn)算結(jié)果是否為規(guī)格化數(shù)的方法是（ C ）。A階符與數(shù)符相同B階符與數(shù)符相異C數(shù)符與尾數(shù)小數(shù)點(diǎn)后第1位數(shù)字相異D數(shù)符與尾數(shù)小數(shù)點(diǎn)后第1位數(shù)字相同70. 在定點(diǎn)運(yùn)算器中，無(wú)論采用雙符號(hào)位還是單符號(hào)位，必須有（ C ），它一般用（）來(lái)實(shí)現(xiàn)。A譯碼電路，與非門B編碼電路，或非門C溢出判斷電路，異或門D移位電路，與或非門71. 在定點(diǎn)數(shù)運(yùn)算中產(chǎn)生溢出的原因是（ C ）。A運(yùn)算過(guò)程中最高位產(chǎn)生了進(jìn)位或借位B參加運(yùn)算的操作數(shù)超出了機(jī)器的表示范圍C運(yùn)算的結(jié)果超出了機(jī)器的表示范圍D寄存器的位數(shù)太少，不得不舍棄最低有效位72. 存儲(chǔ)周期是指（ C ）。A存儲(chǔ)器的讀出時(shí)間B存儲(chǔ)器的寫入時(shí)間C存儲(chǔ)器進(jìn)行連續(xù)讀和寫操作所允許的最短時(shí)間間隔D存儲(chǔ)器進(jìn)行連續(xù)寫操作所允許的最短時(shí)間間隔73. 和外存儲(chǔ)器相比，內(nèi)存儲(chǔ)器的特點(diǎn)是（ C ）。A容量大，速度快，成本低B容量大，速度慢，成本高C容量小，速度快，成本高D容量小，速度快，成本低74. 某計(jì)算機(jī)字長(zhǎng)16位，它的存儲(chǔ)容量64KB，若按字編址，那么它的尋址范圍是（ B ）。A064K B032KC064KBD032KB75. 某SRAM芯片，其存儲(chǔ)容量為64K16位，該芯片的地址線和數(shù)據(jù)線數(shù)目為（ D ）。A64,16B16,64C64,8D16,1676. 某DRAM芯片，其存儲(chǔ)容量為512K8位，該芯片的地址線和數(shù)據(jù)線數(shù)目為（ D ）。A8,512B512,8C18,8D19，877. 某機(jī)字長(zhǎng)32位，存儲(chǔ)容量1MB，若按字編址，它的尋址范圍是（ C ）。A01MB0512KBC0256KD0256KB78. 某計(jì)算機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為4MB，若按字編址，它的尋址范圍是（ A ）。A01MB04MBC04MD01MB79. 某計(jì)算機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為4MB，若按半字編址，它的尋址范圍是（ C ）。A04MB B02MBC02MD01MB80. 某計(jì)算機(jī)字長(zhǎng)為為32位，其存儲(chǔ)容量為16MB，若按雙字編址，它的尋址范圍是（ B ）。A016MBB08MC08MBD016MB81. 某SRAM芯片，其容量為5128位，加上電源端和接地端，該芯片引出線的最小數(shù)目應(yīng)為（ D ）。A23B25C50D1982. 在虛擬存儲(chǔ)器中，當(dāng)程序在執(zhí)行時(shí)，（ D ）完成地址映射。A程序員B編譯器C裝入程序D操作系統(tǒng)83. 虛擬段頁(yè)式存儲(chǔ)管理方案的特點(diǎn)為( D )。A空間浪費(fèi)大存儲(chǔ)共享不易存儲(chǔ)保護(hù)容易不能動(dòng)態(tài)連接B空間浪費(fèi)小存儲(chǔ)共享容易存儲(chǔ)保護(hù)不易不能動(dòng)態(tài)連接C空間浪費(fèi)大存儲(chǔ)共享不易存儲(chǔ)保護(hù)容易能動(dòng)態(tài)連接D空間浪費(fèi)小存儲(chǔ)共享容易存儲(chǔ)保護(hù)容易能動(dòng)態(tài)連接84. 在cache的地址映射中，若主存中的任意一塊均可映射到cache內(nèi)的任意一塊的位置上，則這種方法稱為( A )。A全相聯(lián)映射B直接映射C組相聯(lián)映射D混合映射85. 對(duì)某個(gè)寄存器中操作數(shù)的尋址方式稱為( C )尋址。A直接B間接C寄存器D寄存器間接86. 變址尋址方式中，操作數(shù)的有效地址等于( C )。A基值寄存器內(nèi)容加上形式地址（位移量）B堆棧指示器內(nèi)容加上形式地址C變址寄存器內(nèi)容加上形式地址D程序計(jì)數(shù)器內(nèi)容加上形式地址87. 堆棧尋址方式中，設(shè)A為累加器，SP為堆棧指示器，Msp為SP指示的棧頂單元，如果進(jìn)棧操作的動(dòng)作是：(A)Msp,(SP)1SP，那么出棧操作的動(dòng)作應(yīng)為( B )。A(Msp)A,(SP)+1SP B(SP)+1SP,(Msp)A C(SP)1SP,(Msp)A D(Msp)A,(SP)1SP88. 運(yùn)算型指令的尋址與轉(zhuǎn)移性指令的尋址不同點(diǎn)在于( A )。A前者取操作數(shù)，后者決定程序轉(zhuǎn)移地址B后者取操作數(shù)，前者決定程序轉(zhuǎn)移地址C前者是短指令，后者是長(zhǎng)指令D前者是長(zhǎng)指令，后者是短指令89. 中央處理器是指( C )。A運(yùn)算器B控制器C運(yùn)算器和控制器D運(yùn)算器，控制器和主存儲(chǔ)器90. 在CPU中跟蹤指令后繼地址的寄存器是( B )。A主存地址寄存器B程序計(jì)數(shù)器C指令寄存器D狀態(tài)條件寄存器91. 指令周期是指( C )。ACPU從主存取出一條指令的時(shí)間BCPU執(zhí)行一條指令的時(shí)間CCPU從主存取出一條指令加上執(zhí)行這條指令的時(shí)間D時(shí)鐘周期時(shí)間92. 下面描述的RISC機(jī)器基本概念中正確的句子是( B )。ARISC機(jī)器不一定是流水CPUBRISC機(jī)器一定是流水CPUCRISC機(jī)器有復(fù)雜的指令系統(tǒng)DCPU配備很少的通用寄存器93. 計(jì)算機(jī)操作的最小時(shí)間單位是( A )。A時(shí)鐘周期B指令周期CCPU周期D微指令周期94. 計(jì)算機(jī)系統(tǒng)的輸入輸出接口是（ B ）之間的交接界面。ACPU與存儲(chǔ)器B主機(jī)與外圍設(shè)備C存儲(chǔ)器與外圍設(shè)備DCPU與系統(tǒng)總線95. 計(jì)算機(jī)的外圍設(shè)備是指（ D ）。A輸入/輸出設(shè)備B外存設(shè)備C遠(yuǎn)程通信設(shè)備 D除了CPU和內(nèi)存以外的其它設(shè)備96. 顯示器的主要參數(shù)之一是分辨率，其含義為（ B ）。A顯示屏幕的水平和垂直掃描頻率B顯示屏幕上光柵的列數(shù)和行數(shù)C可顯示不同顏色的總數(shù)D同一幅畫面允許顯示不同顏色的最大數(shù)目97. 中斷發(fā)生時(shí)，由硬件保護(hù)片更新程序計(jì)數(shù)器PC，而不是由軟件完成，主要是為了( A )。A能進(jìn)入中斷處理程序并能正確返回原程序B節(jié)省內(nèi)存C提高處理機(jī)的速度D使中斷處理程序易于編制，不易出錯(cuò)98. 中斷向量地址是( B )。A子程序入口地址B中斷源服務(wù)程序入口地址C中斷服務(wù)程序入口地址D中斷返回地址99. 在I/O設(shè)備數(shù)據(jù)通道時(shí)鐘和軟件這四項(xiàng)中，可能成為中斷源的是( D )。AI/O設(shè)備 BI/O設(shè)備和數(shù)據(jù)通道CI/O設(shè)備數(shù)據(jù)通道和時(shí)鐘 DI/O設(shè)備數(shù)據(jù)通道時(shí)鐘和軟件100. 中斷允許觸發(fā)器用來(lái)( D )。A表示外設(shè)是否提出了中斷請(qǐng)求BCPU是否響應(yīng)了中斷請(qǐng)求CCPU是否正在進(jìn)行中斷處理D開放或關(guān)閉可屏蔽硬中斷101. 硬中斷服務(wù)程序結(jié)束返回?cái)帱c(diǎn)時(shí)，程序末尾要安排一條指令I(lǐng)RET，它的作用是( B )。A構(gòu)成中斷結(jié)束命令 B恢復(fù)斷點(diǎn)信息并返回C轉(zhuǎn)移到IRET的下一條指令 D返回到斷點(diǎn)處102. 在采用DMA方式高速傳輸數(shù)據(jù)時(shí)，數(shù)據(jù)傳送是( B )。A在總線控制器發(fā)出的控制信號(hào)控制下完成的B在DMA控制器本身發(fā)出的控制信號(hào)控制下完成的C由CPU執(zhí)行的程序完成的D由CPU響應(yīng)硬中斷處理完成的103. 周期挪用方式常用于( A )方式的/輸入輸出中。ADMAB中斷C程序傳送D通道104. 如果有多個(gè)中斷同時(shí)發(fā)生，系統(tǒng)將根據(jù)中斷優(yōu)先級(jí)最高的中斷請(qǐng)求。若要調(diào)整中斷事件的響應(yīng)次序，可以利用( D )。A中斷嵌套B中斷向量C中斷響應(yīng)D中斷屏蔽105. 通道對(duì)CPU的請(qǐng)求形式是( B )。A自陷B中斷C通道命令D跳轉(zhuǎn)指令106. CPU對(duì)通道的請(qǐng)求形式是( D )。A自陷B中斷C通道命令DI/O指令三、填空1. 浮點(diǎn)數(shù)規(guī)格化時(shí)的精度由尾數(shù)的位數(shù)決定，范圍由階碼的位數(shù)決定。2. 三態(tài)門比普通狀態(tài)（高電平、低電平）多哪一個(gè)狀態(tài)？高阻態(tài)（懸空）。3. Am2901芯片是運(yùn)算器作用的部件，它的兩個(gè)主要功能是：作為運(yùn)算器、作為定序器（確定下一條微指令的指令）。4. Am2910芯片是寄存器作用的部件。5. 運(yùn)算器可以實(shí)現(xiàn)算術(shù)運(yùn)算和邏輯運(yùn)算。6. BCD碼 ：用4位二進(jìn)制代碼表示一位十進(jìn)制數(shù)，最常見的BCD碼是8421碼。7. 根據(jù)操作數(shù)的位置，指出尋址方式： 操作數(shù)在寄存器中，稱為寄存器尋址方式： 操作數(shù)地址在寄存器中，稱為寄存器間接尋址方式； 操作數(shù)在指令中，稱為立即尋址方式； 操作數(shù)地址在指令中，稱為直接尋址方式。8. 設(shè)形式地址為D，以直接尋址方式，有效地址為：D；以間接尋址方式，有效地址為：（D）；以相對(duì)尋址方式，有效地址為：（PC）;以寄存器尋址間接尋址方式，有效地址為：（Ri）;以基址尋址方式，有效地址為：D+（BR）；以變址尋址方式，有效地址為：D+（IX）。9. 浮點(diǎn)數(shù)向左規(guī)格化的原則：尾數(shù)左移一位，階碼減。浮點(diǎn)數(shù)向右規(guī)格化的原則：尾數(shù)右移一位，階碼加。10. 在微指令的字段編碼中，操作控制字段的分段并非是任意的，必須遵循分段的原則，包括：.把相斥性的微命令分在同一段中；.一般每個(gè)小段要留出一個(gè)狀態(tài)，表示：本段不執(zhí)行任何操作。11. 補(bǔ)碼定點(diǎn)加減運(yùn)算的溢出判斷有兩種方式，分別是：用一位符號(hào)位判斷溢出和用兩位符號(hào)位判斷溢出。12. 規(guī)格化浮點(diǎn)數(shù)的判斷依據(jù)是：尾數(shù)的絕對(duì)值在0.5和范圍內(nèi)。13. 所謂尋址方式是：找出有效地址的方式。14. 基址尋址：操作數(shù)的有效地址形式地址基地址。15. 在計(jì)算機(jī)中存放指令地址的寄存器叫PC（程序計(jì)數(shù)器）。16. 在取指令之前，首先把PC的內(nèi)容送到地址（MAR）寄存器中，然后由CPU發(fā)出讀命令，把指令從地址寄存器所指定的內(nèi)存存儲(chǔ)單元中取出來(lái)，送到CPU的指令寄存器中。17. 控制器的設(shè)計(jì)方法有兩種，分別是：組合邏輯設(shè)計(jì)和微程序設(shè)計(jì)。18. 影響并行加法器的兩個(gè)因素是：進(jìn)位信號(hào)和傳遞時(shí)間。19. 微程序控制的計(jì)算機(jī)中的控制存儲(chǔ)器CM是用來(lái)存放微程序。20. 編碼左移、右移的計(jì)算結(jié)果。補(bǔ)碼為11110101，算術(shù)左移位后得11101010，算術(shù)右移一位后得11111010。21. -0的反碼表示為：1.1111111（假設(shè)數(shù)據(jù)有8位，用二進(jìn)制表示）。的原碼、補(bǔ)碼、反碼、移碼（8位二進(jìn)制數(shù)表示）原碼補(bǔ)碼反碼移碼+00.00000000.00000000.00000001,0000000-01.00000000.00000001.11111111,000000022. 控制器在生成各種控制信號(hào)時(shí)，必須按照一定的時(shí)序進(jìn)行，以便對(duì)各種操作實(shí)施時(shí)間上的控制。23. 根據(jù)編碼方式，微指令分成水平型微指令和垂直型微指令兩種類型。水平型微指令可以同時(shí)執(zhí)行若干個(gè)微操作，所以執(zhí)行機(jī)器的速度比垂直型微指令快。24. 階碼位（最左一位為符號(hào)位），用移碼表示，尾數(shù)為24位（最左一位為符號(hào)位），用規(guī)格化補(bǔ)碼表示，則它能表示的最大正數(shù)的階碼為FFH，尾數(shù)為7FFFFF，絕對(duì)值最小的負(fù)數(shù)的階碼為FFH，尾數(shù)為800000（用十六進(jìn)制表示）。25. 影響流水線性能的因素主要反映在訪存沖突和相關(guān)問(wèn)題兩個(gè)方面。四、簡(jiǎn)答題1. 設(shè)x=0.11011，y=0.10111，用變形補(bǔ)碼計(jì)算x+y的值，同時(shí)指出結(jié)果是否溢出。解：x補(bǔ)=00.11011，y補(bǔ)=00.10111，則x補(bǔ)+y補(bǔ)=00.11011+00.10111=01.10010，符號(hào)位為“01”，表示溢出。由于第一位符號(hào)位為0，表示正溢出。2. AM2901器件中的Q寄存器的用途是什么，為什么需要它與通用寄存器一起移位？解：主要用途是運(yùn)算器，在進(jìn)行邏輯運(yùn)算時(shí)用于存放部分積；進(jìn)行除法運(yùn)算時(shí)，用作商寄存器。目的：為了乘除法的需要。3. 試問(wèn)CPU中有哪些主要的寄存器，它們各自的功能是什么？解：地址寄存器AR：存放將被訪問(wèn)的存儲(chǔ)單元的地址；數(shù)據(jù)寄存器DR：存放欲存入存儲(chǔ)器中的數(shù)據(jù)或最近從存儲(chǔ)器中讀出的數(shù)據(jù)；指令寄存器IR：存放從存儲(chǔ)器中取出的待執(zhí)行的指令。程序計(jì)數(shù)器PC：存放正在執(zhí)行的指令的地址或接著將要執(zhí)行的下一條指令的地址。累加寄存器AC：為ALU提供一個(gè)工作區(qū)，暫時(shí)保存一個(gè)操作數(shù)或運(yùn)算結(jié)果。狀態(tài)字寄存器PSW：用來(lái)表征當(dāng)前運(yùn)算的狀態(tài)及程序的工作方式。4. 假設(shè)某機(jī)器有86條指令，平均每條指令由12條微指令組成，其中一條是取指微指令。取指指令是公用的，已知微指令字長(zhǎng)48 位。請(qǐng)問(wèn)控制存儲(chǔ)器的容量需多大？解：共有微指令(121)86+1=947條，故控制存儲(chǔ)器的容量為94748 =45456位。 5. 指令和數(shù)據(jù)均存放在內(nèi)存中，計(jì)算機(jī)如何區(qū)分它們是指令還是數(shù)據(jù)？解：從時(shí)間上講，取指令事件發(fā)生在“取指階段”，取數(shù)據(jù)事件發(fā)生在“執(zhí)行階段”。故在取指階段從存儲(chǔ)器取出的信息即為指令，在執(zhí)行階段從存儲(chǔ)器取出的信息為數(shù)據(jù)。6. 簡(jiǎn)要說(shuō)明組合邏輯與微程序的控制器組成的異同之處，兩種控制器各自的優(yōu)缺點(diǎn)。解：組合邏輯與微程序控制器相同之處是根據(jù)指令操作碼和時(shí)序信號(hào)，產(chǎn)生各種控制信號(hào)，以便正確地建立各種數(shù)據(jù)通路，完成取指令和執(zhí)行指令的控制。組合邏輯的優(yōu)點(diǎn)是由于控制器的速度取決于電路延遲，所以速度較快。缺點(diǎn)是由于將控制部件看成專門產(chǎn)生固定時(shí)序控制信號(hào)的邏輯電路，所以把用最少元件和取得最高速度作為設(shè)計(jì)目標(biāo)。一旦設(shè)計(jì)完成，不可能通過(guò)其他的修改添加新功能。微程序控制的優(yōu)點(diǎn)是同組合邏輯控制器相比，具有規(guī)整性、靈活性、可維護(hù)性等一系列優(yōu)點(diǎn)。缺點(diǎn)是由于微程序控制器采用了存儲(chǔ)程序原理，所以每條指令都要從控存中取一次，故影響了速度。7. 說(shuō)明得到下一條微指令地址有哪些方式，各自在什么情況下？解：地址譯碼器：用于取指令結(jié)束后根據(jù)指令操作碼譯碼后產(chǎn)生的微程序入口地址；硬件產(chǎn)生的初始入口地址：用于設(shè)定開機(jī)后執(zhí)行的第一條微指令地址；PC：用于微程序的順序執(zhí)行；下地址字段：用于微程序中的轉(zhuǎn)移；微堆棧：用于微程序的返回。8. 什么是指令周期，機(jī)器周期和時(shí)鐘周期（微節(jié)拍）的含義以及他們之間的關(guān)系。解：指令周期：CPU每取出并執(zhí)行完一條指令所需的全部時(shí)間。機(jī)器周期：從內(nèi)存讀取一條指令的最短時(shí)間。時(shí)鐘周期：一個(gè)時(shí)鐘脈沖所需要的時(shí)間。關(guān)系：一個(gè)指令周期包含若干個(gè)機(jī)器周期，一個(gè)機(jī)器周期包含若干個(gè)時(shí)鐘周期。每個(gè)指令周期中的機(jī)器周期數(shù)可以不等，每個(gè)機(jī)器周期中的時(shí)鐘周期也可以不等。9. 簡(jiǎn)述浮點(diǎn)運(yùn)算中溢出的處理問(wèn)題。解：溢出就是超出了機(jī)器數(shù)所能表示的數(shù)據(jù)范圍，浮點(diǎn)數(shù)的范圍是由階碼決定的。當(dāng)運(yùn)算階碼大于最大階碼時(shí)，屬溢出；當(dāng)運(yùn)算階碼小于最小負(fù)階碼時(shí)，計(jì)算機(jī)按0處理。10. 在機(jī)器數(shù)中，“零”有+0和-0之分，請(qǐng)說(shuō)明原碼、補(bǔ)碼和反碼中，哪種編碼中“零”的表示是唯一的？并分別寫出這三種編碼中-0的的表示（設(shè)機(jī)器字長(zhǎng)為8位）。解：補(bǔ)碼中的“0”的表示是唯一的。-0原=1.0000000，-0反=1.1111111，-0補(bǔ)=0.000000011. 在寄存器-寄存器型，寄存器-存儲(chǔ)器型，存儲(chǔ)器-存儲(chǔ)器型這3類指令中，哪類指令的執(zhí)行時(shí)間最長(zhǎng)？哪類指令的執(zhí)行時(shí)間最短？為什么？解：寄存器-寄存器型執(zhí)行速度最快,存儲(chǔ)器-存儲(chǔ)器型執(zhí)行速度最慢。因?yàn)榍罢卟僮鲾?shù)在寄存器中，后者操作數(shù)在存儲(chǔ)器中，而訪問(wèn)一次存儲(chǔ)器所需的時(shí)間一般比訪問(wèn)一次寄存器所需時(shí)間長(zhǎng)。12. 設(shè)有主頻為16MHz的微處理器，平均每條指令的執(zhí)行時(shí)間為兩個(gè)機(jī)器周期，每個(gè)機(jī)器周期由兩個(gè)時(shí)鐘脈沖組成。問(wèn)：(1)存儲(chǔ)器為“0等待”，求出機(jī)器速度。(“0等待”表示存儲(chǔ)器可在一個(gè)機(jī)器周期完成讀/寫操作，因此不需要插入等待時(shí)間) ；(2)假如每?jī)蓚€(gè)機(jī)器周期中有一個(gè)是訪存周期，需插入1個(gè)時(shí)鐘周期的等待時(shí)間，求機(jī)器速度。 解：(1)存儲(chǔ)器為“0等待”時(shí)：時(shí)鐘周期=1/16MHz=1/(16*106)=0.0625*10-6=62.5ns，機(jī)器周期=62.5ns*2=125ns，指令周期=125ns*2=250ns，機(jī)器運(yùn)算速度=1/250ns=0.004*109=4MIPS(2)訪存周期=62.5ns*3=187.5ns，指令周期=125ns+187.5ns=312.5ns，機(jī)器運(yùn)算速度=1/312.5ns=0.0032*109=3.2MIPS13. 在計(jì)算機(jī)中實(shí)現(xiàn)乘法運(yùn)算一般可用軟件、硬件（組合邏輯）和微碼控制3種方式。請(qǐng)簡(jiǎn)述：（1）、實(shí)現(xiàn)上述3種方法的基本原理；（2）、各種方法實(shí)現(xiàn)時(shí)所需配備的硬件設(shè)備；（3）、各種方法速度比較。解：（1）、軟件實(shí)現(xiàn)乘法是用加法指令、移位指令、判斷轉(zhuǎn)移指令來(lái)實(shí)現(xiàn)的；硬件是采用專用的陣列乘法器來(lái)實(shí)現(xiàn)的；微碼控制是用微程序來(lái)實(shí)現(xiàn)乘法步驟的判斷相加、移位過(guò)程。（2）、軟件實(shí)現(xiàn)乘法需要CPU支持加法指令、移位指令、判斷轉(zhuǎn)移指令即可，所需硬件最少；硬件實(shí)現(xiàn)乘法需要專用的加法器，而且所需的這種器件比較多；微碼控制只需要在微控存中加入相應(yīng)的微程序段即可，這樣只要適當(dāng)增加控存ROM的大小就可以實(shí)現(xiàn)。（3）、硬件實(shí)現(xiàn)的速度最快，微碼次之，軟件實(shí)現(xiàn)最慢五、綜合題1. 某運(yùn)算器數(shù)據(jù)通路如下圖所示：（1）、指出相容性和相斥性微操作；（2）、用字段直接編譯法設(shè)計(jì)適用于此運(yùn)算器的微指令格式；（3）、畫出計(jì)算1/2(a-b)R2的微程序流程圖。解: (1)、相斥性的微操作有如下五組：移位器（R、L、V）、ALU（、M）、A選通門的4個(gè)控制信號(hào)、B選通門的7個(gè)控制信號(hào)、寄存器的輸入與輸出控制信號(hào)，即輸入時(shí)不能輸出，反之亦然相容性的微操作：ALU的任一信號(hào)與加1控制信號(hào)；寄存器的4個(gè)輸入控制信號(hào)；五組控制信號(hào)中組與組之間。（2）、每一小組的控制信號(hào)由于是相斥性的，故可以采用字段直接譯碼法。微指令格式如下：(3)考慮取指周期，則微程序流程圖如下，其中執(zhí)行周期僅用一