實(shí)驗(yàn)六 加法器、選擇器、數(shù)據(jù)分配器.doc

實(shí)驗(yàn)五 半加器、全加器及選擇器、分配器一、實(shí)驗(yàn)?zāi)康?. 掌握半加器、全加器及數(shù)據(jù)選擇器、分配器工作原理2. 掌握數(shù)據(jù)選擇器、分配器擴(kuò)展方法。3. 熟悉常用半加器、全加器及數(shù)據(jù)選擇器、分配器、的管腳排列和邏輯功能。4. 學(xué)會(huì)分析邏輯電路的邏輯方法。二、實(shí)驗(yàn)器材1. 數(shù)字實(shí)驗(yàn)箱 1臺(tái)2. 集成電路：74LS00、74LS86、74LS183、74LS151、74LS138、各1片三、預(yù)習(xí)要求1復(fù)習(xí)半加器、全加器，數(shù)據(jù)選擇器、數(shù)據(jù)分配器的工作原理和特點(diǎn)。2了解本實(shí)驗(yàn)中所用集成電路的邏輯功能和使用方法。表4.1 半加器真值表ABSC00000110101011013準(zhǔn)備好實(shí)驗(yàn)記錄圖表。四、實(shí)驗(yàn)原理和電路（一）加法器加法器電路分為半加器和全加器兩種。半加器在運(yùn)算時(shí)不考慮前位的進(jìn)位；全加器則考慮前位的進(jìn)位。因此，全加器在電路的實(shí)現(xiàn)上也較復(fù)雜些。1半加器 圖4.1 半加器邏輯電路（b）用異或門(mén)和與非門(mén)組成（a）用與非門(mén)組成半加器的真值表見(jiàn)表4.1。 半加器的邏輯式：若只用用“與非門(mén)”來(lái)實(shí)現(xiàn)，則為：注：式中的S 也可表為：，仍是與非表達(dá)式且更簡(jiǎn)單。但以式組成的電路，在求和S電路中，同時(shí)生成進(jìn)位信號(hào) ，可節(jié)省單獨(dú)生成進(jìn)位C的門(mén)。 所以實(shí)用中常使用式的邏輯電路。 半加器邏輯電路：從邏輯表達(dá)式可看出，半加器可由非門(mén)、與門(mén) 、與非門(mén)、或門(mén)、異或門(mén)等門(mén)電路組合而成。用與非門(mén)74LS00及異或門(mén)74LS86實(shí)現(xiàn)半加器邏輯功能的電路如圖4.1所示。圖4.2 由門(mén)電路組成的全加器邏輯電路2全加器 全加器的真值表見(jiàn)表4.2 。 全加器的邏輯式： 由門(mén)電路組成的全加器電路用上述兩個(gè)半加器可組成全加器，其邏輯電路如圖4.2所示。表4.2 全加器的真值表輸 入輸 出AiBiCiSiCi+10000111100110011010101010110100100010111集成全加器電路圖4.4單刀多位開(kāi)關(guān)式多路選擇器圖4.3 集成雙全加器74LS183 引腳排列圖集成電路74LS183內(nèi)部包含兩個(gè)相同的全加器電路。其管腳排列和邏輯功能表分別見(jiàn)圖4.3和表4.2所示。使用方法見(jiàn)圖4.9。（二）數(shù)據(jù)選擇器數(shù)據(jù)選擇器又叫多路開(kāi)關(guān)，其基本功能相當(dāng)于“單刀多位開(kāi)關(guān)”，如圖4.4 所示。圖中D0D7是數(shù)據(jù)輸入端，Y是數(shù)據(jù)輸出端，A、B、C是地址代碼端，S是使能端（或稱(chēng)選通端）。當(dāng)使能端有效時(shí)，由C、B、A的取值組合選擇輸出端Y與哪一路輸入信號(hào)Di接通（圖中C、B、A取值組合為010，對(duì)應(yīng)D2與Y接通）。當(dāng)使能端無(wú)效時(shí)，輸出Y與“空”輸入端接通，輸出為恒定的低電平或高阻（與集成電路結(jié)構(gòu)有關(guān)）。集成數(shù)據(jù)選擇器的功能與上述多位開(kāi)關(guān)相同，也是從多路輸入的數(shù)字信號(hào)中任選一路輸出，有“四選一”、“八選一”、“十六選一”等多種類(lèi)型。圖4.5 數(shù)據(jù)選擇器應(yīng)用舉例變并行碼為串行碼數(shù)據(jù)選擇器的應(yīng)用很廣，除了用于多路數(shù)據(jù)選擇之外，還可用于實(shí)現(xiàn)各種組合邏輯函數(shù)、將并行數(shù)據(jù)變成串行數(shù)據(jù)、組成數(shù)碼比較器等。例如在計(jì)算機(jī)數(shù)字控制裝置和數(shù)字通訊系統(tǒng)中，往往要求將并行形式的數(shù)據(jù)轉(zhuǎn)換成串行的形式，用數(shù)據(jù)選擇器就能很容易的完成這種轉(zhuǎn)換。只要將欲變換的并行碼送到數(shù)據(jù)選擇器的輸入端，再使組件的地址信號(hào)按一定的編碼（如二進(jìn)制碼）順序依次變化，則在輸出端可獲得串行碼輸出，如圖4.5所示。 （三）數(shù)據(jù)分配器(a)數(shù)據(jù)分配器工作原理(b) 74LS138用作數(shù)據(jù)分配器圖4.6 數(shù)據(jù)分配器原理與電路 數(shù)據(jù)分配器的功能是由地址代碼在多個(gè)輸出端中選擇一個(gè)，將數(shù)字信號(hào)由一個(gè)輸入端D向被選中的輸出端Yi進(jìn)行傳送。數(shù)據(jù)分配器的邏輯功能也相當(dāng)于一個(gè)單刀多位開(kāi)關(guān)，如圖4.6（a）所示，但與數(shù)據(jù)選擇器相反，它只有一個(gè)輸入端，而有多個(gè)輸出端。它的電路結(jié)構(gòu)類(lèi)似于譯碼器（有多個(gè)可選擇輸出端），不同之處是多了一個(gè)數(shù)據(jù)輸入端。實(shí)用中可以利用譯碼器充當(dāng)數(shù)據(jù)分配器。例如，用2-4線(xiàn)譯碼器充當(dāng)四路數(shù)據(jù)分配器，3-8線(xiàn)譯碼器充當(dāng)八路數(shù)據(jù)分配器等等。這時(shí)，譯碼器的使能端充當(dāng)數(shù)據(jù)輸入端，譯碼器的譯碼輸出端充當(dāng)數(shù)據(jù)分配器的數(shù)據(jù)輸出端。譯碼器的代碼輸入端輸入地址代碼，選擇有效的輸出端。圖4.6（b）所示為使用3-8線(xiàn)譯碼器74LS138充當(dāng)數(shù)據(jù)分配器的電路，由前述74LS138的特性可知，當(dāng)高電平使能端G1=1時(shí)， 如果低電平使能端 =1，這時(shí)譯碼器不工作，各路譯碼輸出Yi （i是輸出端的號(hào)數(shù)）都是高電平；若 =0，則由C、B、A的取值組合決定某一個(gè)Yi 端為低電平，該Yi 端就是選定的數(shù)據(jù)輸出端。圖4.6中待分配的數(shù)據(jù)D由輸入，由C端、B端、A端輸入的地址代碼來(lái)選擇Yi 端。圖中所示C、B、A的取值組合為011 ，則Y3的輸出有效。（究其本質(zhì)，仍是譯碼器的特性：當(dāng)使能信號(hào)有效時(shí)，將C、B、A輸入的代碼進(jìn)行狀態(tài)譯碼，使對(duì)應(yīng)的Yi 端為低電平，其余端為高電平；當(dāng)使能信號(hào)無(wú)效時(shí)（=0）則全部輸出端都是高電平，可認(rèn)為對(duì)應(yīng)的Y端輸出了高電平，與D一致。）圖4.7 多路信號(hào)的傳送將數(shù)據(jù)選擇器和數(shù)據(jù)分配器組合起來(lái)，可實(shí)現(xiàn)多路分配，即在一條信號(hào)線(xiàn)上傳送多路信號(hào)，圖4.7 即為傳送多路信號(hào)的原理示意圖，這種分時(shí)傳送多路數(shù)字信息的方法在數(shù)字技術(shù)中經(jīng)常被采用。五、實(shí)驗(yàn)內(nèi)容及步驟(a)74LS00真值表 B A Y 0 0 1 0 1 1 1 0 1 1 1 0(b)74LS86真值表 B A Y 0 0 0 0 1 1 1 0 1 1 1 0表4.3 與非門(mén)、異或門(mén)真值表（一）加法器實(shí)驗(yàn)1檢查元件圖4-8 74LS00與74LS86引腳根據(jù)二輸入四與非門(mén)74LS00、二輸入四異或門(mén)74LS86的邏輯功能表，檢查所用元件的好壞。應(yīng)該養(yǎng)成習(xí)慣：元件使用之前，首先檢查好壞。這是節(jié)省時(shí)間、提高效率的好方法。檢查門(mén)電路好壞的方法：將集成電路插入實(shí)驗(yàn)箱的IC插座，接通VCC和地，門(mén)電路的輸入端接邏輯開(kāi)關(guān)，輸出端接狀態(tài)燈LED 。通電后，用邏輯開(kāi)關(guān)輸入各種取值組合，觀(guān)察LED的指示，與真值表對(duì)照。含多個(gè)門(mén)電路的集成塊對(duì)每個(gè)門(mén)都要測(cè)試。（74LS00、74LS86的引腳排列是一樣的。如圖4.8所示。）圖4.9 集成全加器實(shí)驗(yàn)接線(xiàn)2半加器實(shí)驗(yàn)將與非門(mén)74LS00、異或門(mén)74LS86插入實(shí)驗(yàn)箱IC空插座中，按圖4.1（b）組成半加器，注意不要忘記連接VCC和地線(xiàn)。通電后，根據(jù)半加器的真值表（表4.1）用邏輯開(kāi)關(guān)輸入加數(shù)的取值組合，觀(guān)察和（S）與進(jìn)位（C）上連接的LED的指示，與真值表對(duì)照并記錄結(jié)果。選作：圖4.1（a）與非門(mén)組成的半加器電路。實(shí)驗(yàn)內(nèi)容同上。3集成全加器實(shí)驗(yàn) 將74LS183插入實(shí)驗(yàn)箱IC空插座中，74LS183外引腳排列圖見(jiàn)圖4.3。將Ai、Bi、Ci分別接實(shí)驗(yàn)箱上的邏輯開(kāi)關(guān)K1、K2、K3，輸出Si和Ci+1接輸出指示LED，接線(xiàn)如圖4.10所示。按全加器真值表表4.2，由K1、K2、K3輸入邏輯電平信號(hào)，觀(guān)察輸出結(jié)果和（Si）和進(jìn)位（Ci+1），與真值表對(duì)照并記錄結(jié)果。選作：圖4.2門(mén)電路組成的全加器。實(shí)驗(yàn)內(nèi)容同上。圖 4.10 八選一數(shù)據(jù)選擇器實(shí)驗(yàn)接線(xiàn)圖（二）數(shù)據(jù)選擇器和分配器1數(shù)據(jù)選擇器實(shí)驗(yàn) 將“八選一”數(shù)據(jù)選擇器74LS151插入實(shí)驗(yàn)箱的IC插座中，按圖4.10接線(xiàn)。 其中A、B、C為三位地址碼，為低電平使能端（選通輸入端），D0D7為數(shù)據(jù)輸入端，Y為原碼輸出端，為反碼輸出端。74LS151的邏輯功能見(jiàn)表4.4。 撥動(dòng)數(shù)據(jù)開(kāi)關(guān)，將數(shù)據(jù)輸入端D。 D7置上數(shù)據(jù)（例如10101010或11110000）。 撥動(dòng)K9，將使能端置為低電平，數(shù)據(jù)選擇器被使能。表4.4 74LS151功能表輸入輸出C B A Y HL L L LL L H LL H L LL H H LH L L LH L H LH H L LH H H L L HD0 D1 D2 D3 D4 D5 D6 D7 表4.5 并行碼轉(zhuǎn)換為串行碼預(yù)置地址碼YCBAD7000D1001D2010D3011D4100D5101D6110D7111 撥動(dòng)地址開(kāi)關(guān)K3K1，按二進(jìn)制數(shù)進(jìn)位規(guī)則依次置為000、001、111等取值組合（保持D0D7不變），通過(guò)LED的亮、滅觀(guān)察輸出端Y和的輸出結(jié)果，并將結(jié)果記入表4.5。注意：該項(xiàng)實(shí)驗(yàn)完成之后，暫不要拆線(xiàn)，下面的串行傳送數(shù)據(jù)實(shí)驗(yàn)中還要使用。2數(shù)據(jù)分配器實(shí)驗(yàn)譯碼器可作為數(shù)據(jù)分配器使用。用3-8線(xiàn)譯碼器74LS138組成的數(shù)據(jù)分配器已在圖4.6(b)中給出。按圖4.6(b)接線(xiàn)，從D端輸入數(shù)據(jù)，改變地址信號(hào)，檢測(cè)電路工作是否正常。當(dāng)電路工作正常后，記錄實(shí)驗(yàn)結(jié)果，再進(jìn)行下一項(xiàng)實(shí)驗(yàn)。3串行傳送數(shù)據(jù)實(shí)驗(yàn) 把圖4.10中數(shù)據(jù)選擇器74LS151原碼輸出端Y與74LS138的G2A和G2B相連，二個(gè)芯片的選通分別接規(guī)定的電平，數(shù)據(jù)選擇器和數(shù)據(jù)分配器的地址碼一一對(duì)應(yīng)相連后，連接到三位邏輯開(kāi)關(guān)（地址開(kāi)關(guān)）上，可得到圖4.11所示多路信號(hào)串行傳輸電路。 撥動(dòng)數(shù)據(jù)開(kāi)關(guān)