用譯碼器設(shè)計組合邏輯電路(預(yù)習(xí)).pptx_第1頁
用譯碼器設(shè)計組合邏輯電路(預(yù)習(xí)).pptx_第2頁
用譯碼器設(shè)計組合邏輯電路(預(yù)習(xí)).pptx_第3頁
用譯碼器設(shè)計組合邏輯電路(預(yù)習(xí)).pptx_第4頁
用譯碼器設(shè)計組合邏輯電路(預(yù)習(xí)).pptx_第5頁
已閱讀5頁，還剩7頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

用譯碼器設(shè)計組合邏輯電路 用74LS138設(shè)計一位全加器 盧家凰2015 05 用譯碼器 數(shù)據(jù)選擇器設(shè)計組合邏輯電路的關(guān)鍵 掌握要使用的集成芯片的特性 即 輸入與輸出之間的關(guān)系 靈活運(yùn)用到實際的電路設(shè)計中去 兩種設(shè)計組合邏輯電路的流程 用譯碼器設(shè)計組合邏輯電路 設(shè)計步驟與方法 進(jìn)行邏輯抽象 列真值表 寫出邏輯函數(shù)式 確定譯碼器器件 N位二進(jìn)制譯碼器在輸出端給出N變量的全部最小項 將邏輯函數(shù)式化為最小項和的形式 并用譯碼器產(chǎn)生這些最小項 然后利用或門 或者與非門 將最小項相加 即可得到所設(shè)計的邏輯函數(shù) 畫出邏輯電路圖 畫出芯片連線圖 74LS138芯片 3 8線譯碼器 多路分配器 74LS138芯片引腳圖 74LS138芯片實物圖 74LS138芯片的功能表 注 功能表中 符號表示任意狀態(tài) 無效 譯碼 設(shè)計舉例 用74LS138設(shè)計一位全加器 1 設(shè)計要求 實際問題 設(shè)計用74LS138和適當(dāng)?shù)拈T電路芯片 74LS20 設(shè)計一位全加器 1101 00011110 1 十進(jìn)制加法 豎式計算 二進(jìn)制加法 豎式計算 a b為兩個加數(shù) s為結(jié)果 c為進(jìn)位 為第i 1位向第i位的進(jìn)位 為第i位向第i 1位的進(jìn)位 a b s c 第i位 第i 1位 第i 1位 2 寫邏輯真值表 3 寫邏輯表達(dá)式 4 邏輯轉(zhuǎn)換 將表達(dá)式轉(zhuǎn)換為最小項和的形式 5 畫出邏輯圖 1 1 0 0 6 畫出芯片連線圖 1 預(yù)習(xí)

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論