微機(jī)原理第4章 8088總線.doc

第4章 8086/8088的總線與時(shí)序4.1 8086/8088的引線及功能8086是16位微處理器；8088是準(zhǔn)16位微處理器，它對(duì)外的數(shù)據(jù)線是8位的。它們的地址線是20位的。8086/8088均為40條引線、雙列直插式封裝。它們的40條引線排列如圖4-1所示。為了能在有限的40條引線范圍內(nèi)進(jìn)行工作，CPU內(nèi)部設(shè)置了若干個(gè)多路開(kāi)關(guān)，使某些引線具有多種功能，這些多功能引線的功能轉(zhuǎn)換分兩種情況：一種是分時(shí)復(fù)用，在總線周期的不同時(shí)鐘周期內(nèi)引線的功能不同；另一種是按組態(tài)來(lái)定義引線的功能.用8088微處理器構(gòu)成系統(tǒng)時(shí)，根據(jù)系統(tǒng)所連接的存儲(chǔ)器和外設(shè)的規(guī)模，8088可以有兩種不同的組態(tài)。在不同組態(tài)時(shí)有些引線的名稱及功能不同。最小組態(tài)：當(dāng)用8088微處理器構(gòu)成一個(gè)較小的系統(tǒng)時(shí)，所連的存儲(chǔ)器容量不大，I/O端口也不多，若把MN/MX 引線接電源(+5V)，則8088處于最小組態(tài)；最大組態(tài)：若構(gòu)成的系統(tǒng)較大，要求有較強(qiáng)的驅(qū)動(dòng)能力，要通過(guò)一個(gè)總線控制器來(lái)產(chǎn)生各種控制信號(hào)。把引線MN/MX接地，則8088處于最大組態(tài)。所有的微處理器都有以下幾類引線用來(lái)輸出或接收各種信號(hào)：l 地址線、l 數(shù)據(jù)線、l 控制線和狀態(tài)線、l 電源和定時(shí)線。8086/8088的40條引線包括以上4種信號(hào)，下面介紹各條引線的功能。4.1.1的地址和數(shù)據(jù)線l AD7AD0：低8位地址/數(shù)據(jù)線(輸入/輸出，三態(tài))。8088數(shù)據(jù)線是8位的，地址線是20位的，為減少引線的數(shù)量于是在8088 內(nèi)部采用一些多路開(kāi)關(guān)，把低8位地址線和8位數(shù)據(jù)線分時(shí)使用這些引線。通常當(dāng)CPU訪問(wèn)存儲(chǔ)器或外設(shè)時(shí)，先要送出所訪問(wèn)單元或外設(shè)端口的地址，然后才是讀寫(xiě)所需的數(shù)據(jù)，地址和數(shù)據(jù)在時(shí)間上是可區(qū)分的。只要在外部電路中用一個(gè)地址鎖存器，把在這些線上先出現(xiàn)的地址鎖存下來(lái)就可以了。l A15A8：地址線(輸出，三態(tài))。這8條地址線是在8088內(nèi)部鎖存的，在訪問(wèn)存儲(chǔ)器或外設(shè)時(shí)輸出8位地址。l A19A16/S6S3：地址/狀態(tài)線(輸出，三態(tài))。這4條引線用于輸出存儲(chǔ)器的最高4位地址A19A16，也分時(shí)用于S6S3狀態(tài)輸出。故這些引線也是多路開(kāi)關(guān)的輸出，訪問(wèn)存儲(chǔ)器時(shí)這些線上輸出最高4位地址，這4位地址也需鎖存器鎖存。訪問(wèn)外設(shè)時(shí)，這4位地址線不用。在存儲(chǔ)器的讀/寫(xiě)和I/O操作時(shí)這些線又用來(lái)輸出狀態(tài)信息：S6始終為低；S5為標(biāo)志寄存器的中斷允許標(biāo)志的狀態(tài)位；S4和S3用以指示是哪一個(gè)段寄存器正在被使用，其編碼和使用的段寄存器如下：00為ES，01為SS，10為CS，11為DS。4.1.2 8088的控制和狀態(tài)線8088的控制和狀態(tài)線可以分成兩種類型：一類是與8088的組態(tài)有關(guān)的引線，另一類是與8088的組態(tài)無(wú)關(guān)的引線。1.最小組態(tài)下的引線IO/M：輸入輸出/存儲(chǔ)器選擇信號(hào)(輸出，三態(tài))。這條引線用以區(qū)分是訪問(wèn)存儲(chǔ)器還是訪問(wèn)I/O端口。若此線輸出低電平，則為訪問(wèn)存儲(chǔ)器；若此線輸出高電平，則為訪問(wèn)I/O端口。WR：寫(xiě)信號(hào)(輸出，三態(tài))。此信號(hào)低電平有效，是8088在執(zhí)行存儲(chǔ)器或I/O端口的寫(xiě)操作時(shí)輸出的一個(gè)選通信號(hào)。INTA(interrupt acknowledge)：中斷響應(yīng)信號(hào)(輸出)。此信號(hào)低電平有效，是8088響應(yīng)中斷請(qǐng)求信號(hào)引線INTR來(lái)的外部中斷時(shí)輸出的中斷響應(yīng)信號(hào)，它可以用作中斷向量類型碼的讀選通信號(hào)。ALE(address latch enable)：地址鎖存允許信號(hào)(輸出)。此信號(hào)高電平有效，是8088輸出的一個(gè)選通脈沖，把在AD7AD0和A19/S6A16/S3上出現(xiàn)的地址鎖存到地址鎖存器中。DT/R (data transmit/receiver)：數(shù)據(jù)發(fā)送/接收信號(hào)(輸出，三態(tài)）。此信號(hào)為高電平，則8088發(fā)送數(shù)據(jù)；此信號(hào)為低電平，則8088接收數(shù)據(jù)。在最小組態(tài)的系統(tǒng)中，為了增加數(shù)據(jù)總線的驅(qū)動(dòng)能力，將AD7AD0通過(guò)雙向驅(qū)動(dòng)器加以驅(qū)動(dòng)，這時(shí)就需要用該信號(hào)來(lái)確定雙向驅(qū)動(dòng)器的數(shù)據(jù)傳送方向。DEN (data enable)：數(shù)據(jù)允許信號(hào)(輸出，三態(tài))。該信號(hào)低電平有效。在使用雙向驅(qū)動(dòng)器以增強(qiáng)數(shù)據(jù)總線驅(qū)動(dòng)能力的最小組態(tài)系統(tǒng)中，該信號(hào)用作雙向驅(qū)動(dòng)器的輸出允許信號(hào)。SSO(system status output)：系統(tǒng)狀態(tài)輸出信號(hào)(輸出)。該信號(hào)與IO/M、DT/R兩信號(hào)一起，反映8088所執(zhí)行的操作。HOLD、HLDA: 保持請(qǐng)求(輸入)和保持響應(yīng)信號(hào)(輸出)。這兩個(gè)信號(hào)均為高電平有效。它們用于直接存儲(chǔ)器存取(DMA)操作。當(dāng)系統(tǒng)其他總線設(shè)備要求占用總線時(shí)，就向8088發(fā)出HOLD信號(hào)，請(qǐng)求接管3總線。8088收到該信號(hào)后，就發(fā)出HLDA信號(hào)，同時(shí)使所有的3態(tài)總線處于高阻或浮空狀態(tài)。此時(shí)由發(fā)出HOLD信號(hào)的總線設(shè)備控制總線，系統(tǒng)進(jìn)行DMA傳送。當(dāng)DMA傳送完后，接管總線的總線設(shè)備撤除HOLD信號(hào)。8088也撤除HLDA信號(hào)，退出保持狀態(tài)，又控制3總線，接著執(zhí)行原來(lái)的操作。2. 最大組態(tài)下的引線S2、S1、S0：3個(gè)狀態(tài)信號(hào)(輸出，三態(tài))。8088在最大組態(tài)下沒(méi)有、IO/、等對(duì)存儲(chǔ)器和I/O端口進(jìn)行讀/寫(xiě)操作的直接控制信號(hào)輸出。這些讀寫(xiě)操作信號(hào)，由總線控制器8288根據(jù)8088提供的這3個(gè)狀態(tài)信號(hào)譯碼后輸出。3個(gè)狀態(tài)信號(hào)與CPU所執(zhí)行的操作如表4-1所列。表4-1 狀態(tài)信號(hào)與對(duì)應(yīng)的操作S2S1S0操 作000中斷響應(yīng)001讀I/O端口010寫(xiě)I/O端口011暫停（HALT）100取 指101讀存儲(chǔ)器110寫(xiě)存儲(chǔ)器111無(wú) 操 作RQ /GT0 、RQ/GT1 (request/grant)：請(qǐng)求/允許信號(hào)(輸入/輸出)。這兩個(gè)信號(hào)低電平有效，是最大組態(tài)下的DMA請(qǐng)求/允許信號(hào)。這兩個(gè)信號(hào)是雙向的，即向CPU的總線請(qǐng)求與CPU的總線允許信號(hào)均由請(qǐng)求/允許信號(hào)線傳送。若RQ /GT0和RQ/GT1同時(shí)有總線請(qǐng)求，則RQ/GT0的請(qǐng)求首先被允許，即RQ /GT0的優(yōu)先權(quán)高于RQ/GT1。這兩條引線的內(nèi)部有一個(gè)上拉電阻，若不用DMA，可以不用連接它們。LOCK：鎖定信號(hào)(輸出，三態(tài))。低電平有效。該信號(hào)由前綴指令“LOCK”使其有效，且在下一條指令完成之前保持有效。當(dāng)其有效時(shí)，別的總線設(shè)備不能取得對(duì)系統(tǒng)3總線的控制權(quán)。該信號(hào)被送到總線仲裁電路，使在此信號(hào)有效期間的指令執(zhí)行過(guò)程中不發(fā)生總線控制權(quán)的轉(zhuǎn)讓，保證這條指令連續(xù)地被執(zhí)行完。QS0、QS1(queue status)：隊(duì)列狀態(tài)信號(hào)(輸出)。這兩個(gè)信號(hào)用于提供8088指令隊(duì)列狀態(tài)。指令隊(duì)列是一個(gè)4字節(jié)的空間，它用來(lái)存放等待執(zhí)行指令的代碼。3.與組態(tài)無(wú)關(guān)的引線 RD：讀信號(hào)(輸出，三態(tài))。該信號(hào)低電平有效，是CPU發(fā)出的讀選通信號(hào)。該信號(hào)有效，表示正在進(jìn)行存儲(chǔ)器或I/O端口的讀操作。IBM PC XT中未使用此信號(hào)。 READY準(zhǔn)備就緒信號(hào)(輸入)。該信號(hào)高電平有效。它是CPU尋址的存儲(chǔ)器或I/O設(shè)備送來(lái)的響應(yīng)信號(hào)。8088所尋址的存儲(chǔ)器或I/O設(shè)備若沒(méi)有準(zhǔn)備就緒就將該信號(hào)置為低電平，8088就等待，直至它們準(zhǔn)備就緒恢復(fù)該信號(hào)，8088就完成同它們的數(shù)據(jù)傳送。 TEST：測(cè)試信號(hào)(輸入)。該信號(hào)低電平有效。它是由WAIT指令測(cè)試的信號(hào)。若為低電平，執(zhí)行WAIT指令后面的指令；若為高電平，CPU就處于空閑等待狀態(tài)，重復(fù)執(zhí)行WAIT指令。 INTR(interrupt)：中斷請(qǐng)求信號(hào)(輸入)。該信號(hào)高電平有效，它是外設(shè)發(fā)來(lái)的可屏蔽中斷請(qǐng)求信號(hào)。CPU在每一條指令結(jié)束前均要采樣該引線，以決定是否中斷現(xiàn)行程序的執(zhí)行，進(jìn)入中斷服務(wù)程序。該信號(hào)可以用標(biāo)志寄存器中的中斷允許標(biāo)志位來(lái)屏蔽。 NMI(non-mask interrupt)：非屏蔽中斷請(qǐng)求信號(hào)(輸入)。該信號(hào)是一個(gè)邊沿觸發(fā)信號(hào)。這條線上的中斷請(qǐng)求信號(hào)是不能屏蔽的，只要這條線上有由低到高的變化，就在現(xiàn)行指令結(jié)束之后中斷現(xiàn)行程序的執(zhí)行，進(jìn)入非屏蔽中斷服務(wù)程序。 RESET：復(fù)位信號(hào)(輸入)。該信號(hào)由低變高時(shí)，8088立即結(jié)束現(xiàn)行操作；當(dāng)其返為低時(shí)，8088將發(fā)生以下情況：標(biāo)志寄存器置成0000H，其結(jié)果為禁止可屏蔽中斷和單步中斷；DS、SS、ES和IP復(fù)位為0000H；CS置成FFFFH。8088將從存儲(chǔ)單元FFFF0H開(kāi)始取指執(zhí)行。4.1.3 電源和定時(shí)線 CLK：時(shí)鐘信號(hào)(輸入)。該信號(hào)一般由時(shí)鐘發(fā)生器8284輸出，它提供8088的定時(shí)操作。8088的標(biāo)準(zhǔn)時(shí)鐘頻率為5MHz。 VCC：電源線。要求加5V10%的電壓。 GND：地線。8086/8088有兩條地線，這兩條地線都要接地。4.1.4 8086與8088的區(qū)別8086的指令隊(duì)列有6個(gè)字節(jié)，而8088僅有4個(gè)字節(jié)。它們的執(zhí)行單元EU完全相同，而總線接口單元BIU卻不完全相同，8086有16位數(shù)據(jù)總線，8088僅有8位數(shù)據(jù)總線。4.2 8088的CPU系統(tǒng)4.2.5 最小組態(tài)下的8088 CPU系統(tǒng)它由CPU 、地址鎖存器74LS373、數(shù)據(jù)總線驅(qū)動(dòng)器74LS245、時(shí)鐘發(fā)生器8284A組成。l 地址鎖存器74LS373: 鎖存地址,將地址、數(shù)據(jù)或者地址狀態(tài)分開(kāi)。l 時(shí)鐘發(fā)生器8284A：產(chǎn)生時(shí)鐘信號(hào)、復(fù)位信號(hào)、準(zhǔn)備就緒信號(hào)l 數(shù)據(jù)總線驅(qū)動(dòng)器74LS245：增強(qiáng)8088的負(fù)載能力，雙向傳送。G輸出允許引線，低電平時(shí)245傳送 DIR 傳送方向控制:，當(dāng)DIR輸入高電平時(shí)，數(shù)據(jù)從A傳向B；當(dāng)DIR輸入低電平時(shí)，數(shù)據(jù)從B傳向A。82843733 RD WR IO/M INTAINTR245DIRGALEA19A8AD7AD0A BGD QA19A0REDAYRESETCLKDENDT/RRDYRESD7D0+5V存儲(chǔ)器讀存儲(chǔ)器寫(xiě)I/O讀I/O寫(xiě)IO/M 0011RD0101WR1010RD IO/M WRIORIOWMEMWMEMR( I/O讀)(I/O寫(xiě))( 存儲(chǔ)器讀)(存儲(chǔ)器寫(xiě))4.2.6 最大組態(tài)下的8088 CPU系統(tǒng)它由地址鎖存器74LS373、數(shù)據(jù)總線驅(qū)動(dòng)器74LS245、總線控制器8288、時(shí)鐘發(fā)生器8284A和中斷控制器8259(8259見(jiàn)第7章)。37338284IOR MEMR IOW MEMW245DIROEA19A8AD7AD0A BGD QA19A0D7D0REDAYRESETCLKDENDT/RRRRRRRRRRRDYRESS0S1S2INTA82598288INTRINTAINTRALEDT/R總線控制器8288當(dāng)8088工作在最大組態(tài)方式時(shí)，8288根據(jù)8088提供的狀態(tài)信號(hào)S0、S1、S2，經(jīng)譯碼產(chǎn)生命令信號(hào)和總線控制信號(hào)。1.命令信號(hào)8288要根據(jù)8088的S0、S1、S2向存儲(chǔ)器或I/O設(shè)備輸出各種命令，進(jìn)行讀或?qū)懖僮?。這些命令都是低電平有效，它們是：MRDC: 存儲(chǔ)器讀命令。MWTC: 存儲(chǔ)器寫(xiě)命令I(lǐng)ORC: I/O讀命令。IOWC: I/O寫(xiě)命令。AMWC: 存儲(chǔ)器超前寫(xiě)命令。此命令同，超前 1個(gè)時(shí)鐘脈沖。AIOWC: I/O超前寫(xiě)命令。此命令同，超前 1個(gè)時(shí)鐘脈沖。INTA: 中斷響應(yīng)命令。2. 總線控制信號(hào)8288輸出的總線控制信號(hào)有地址鎖存允許信號(hào)ALE、數(shù)據(jù)允許信號(hào)DEN數(shù)據(jù)發(fā)送接收信號(hào)DT/R設(shè)備級(jí)聯(lián)允許/外部數(shù)據(jù)允許信號(hào)MCE/PDEN譯碼器A19A0D7D03733 RD WR IO/MINTAINTR245DIROEALEA19A8AD7AD0A BGD QRESETDENDT/R3733 RD WR IO/MINTAINTR245DIRGALEA19A8AD7AD0A BGD QREDAYCLKDENDT/R存儲(chǔ)器或I/O口指令控制時(shí)序，時(shí)序控制電路工作原理D7D04.3 8088的時(shí)序4.3.1 指令周期、總線周期和T狀態(tài)我們知道，計(jì)算機(jī)是在程序的控制下工作的。程序放在存儲(chǔ)器的某個(gè)區(qū)域， CPU就發(fā)出讀指令的命令，從指定的地址(由CS和IP給定)讀出指令，它被送到指令寄存器中，再經(jīng)過(guò)指令譯碼器分析指令，發(fā)出一系列控制信號(hào)，以執(zhí)行指令規(guī)定的全部操作，控制各種信息在機(jī)器(或系統(tǒng))各部件之間傳送。簡(jiǎn)單地說(shuō)，每條指令的執(zhí)行由取指令(fetch)、譯碼(decode)和執(zhí)行(execute) 階段構(gòu)成。上述的這些操作都是在時(shí)鐘脈沖CLK的統(tǒng)一控制按照嚴(yán)格的時(shí)序下一步一步進(jìn)行的。它們都需要一定的時(shí)間(當(dāng)然有些操作在時(shí)間上是重疊的)。學(xué)習(xí)CPU的時(shí)序的意義：1利于我們深入了解指令的執(zhí)行過(guò)程，從而有助于我們編寫(xiě)源程序時(shí)選用指令，以縮短指令的存儲(chǔ)空間和估算指令的執(zhí)行時(shí)間。2當(dāng)CPU與存儲(chǔ)器芯片以及輸入輸出接口芯片連接時(shí)，根據(jù)時(shí)序關(guān)系設(shè)計(jì)出正確的連接電路。幾個(gè)時(shí)序術(shù)語(yǔ)：l 指令周期(instruction cycle)：執(zhí)行一條指令所需要的時(shí)間。8088中不同指令的指令周期是不等的，因?yàn)椴煌噶铋L(zhǎng)度不等，最短的指令只需要1個(gè)字節(jié)，大部分指令是2個(gè)字節(jié)，最長(zhǎng)的指令可能要6個(gè)字節(jié)。指令的最短執(zhí)行時(shí)間是兩個(gè)時(shí)鐘周期，一般的加、減、比較、邏輯操作是幾十個(gè)時(shí)鐘周期，最長(zhǎng)的為16位數(shù)乘除法指令約要200個(gè)時(shí)鐘周期。l 總線周期(bus cycle)：指令周期由一個(gè)個(gè)總線周期組成。每個(gè)總線周期完成一個(gè)基本的操作。不同的指令有不同的總線周期，有的只需要一個(gè)總線周期，而有的可能需要若干個(gè)總線周期。總線周期有存儲(chǔ)器讀或?qū)懼芷?、輸?輸出端口的讀或?qū)懼芷诤椭袛囗憫?yīng)周期等。每當(dāng)CPU要從存儲(chǔ)器或輸入輸出端口存取一個(gè)字節(jié)就是一個(gè)總線周期；多字節(jié)指令，需要多個(gè)總線周期。l 時(shí)鐘周期(clock cycle)T: CPU處理動(dòng)作的最小時(shí)間單位。每個(gè)總線周期通常包含4個(gè)T周期， 8088的時(shí)鐘頻率為5MHz，故時(shí)鐘周期或1個(gè)T狀態(tài)為200ns。在IBM PC XT中，時(shí)鐘頻率為4.77MHz，故一個(gè)T狀態(tài)為210ns。4.3.2 最小組態(tài)下的8088時(shí)序1.存儲(chǔ)器讀周期存儲(chǔ)器讀周期由4個(gè)T狀態(tài)組成，如圖4-10所示。圖4-10 存儲(chǔ)器讀周期時(shí)序要從存儲(chǔ)器的指定區(qū)域讀出數(shù)據(jù)，首先需要由信號(hào)來(lái)確定是與存儲(chǔ)器通信還是與外設(shè)通信。這個(gè)信號(hào)在T1狀態(tài)開(kāi)始后就變?yōu)橛行?，若與存儲(chǔ)器通信則它為低，而若與外設(shè)通信則它為高。其次，要從指定單元讀數(shù)據(jù)，則必須給出此單元的地址。8088有20條地址線A19A0，但由于封裝引線的限制，這些引線的用途不是單一的，而是由多路開(kāi)關(guān)，按時(shí)間的先后，分成不同的用途。但從T1狀態(tài)開(kāi)始，在這些線上出現(xiàn)的信號(hào)都是地址，地址信號(hào)由地址鎖存允許信號(hào)ALE在T1狀態(tài)鎖存到地址鎖存器中。在T2狀態(tài)A19A16線上的信號(hào)變?yōu)闋顟B(tài)信號(hào)S6S3。而在T2狀態(tài)A7A0變?yōu)槿龖B(tài)，為以后讀入數(shù)據(jù)作好準(zhǔn)備。再有，要讀入數(shù)據(jù)就必須給出讀命令，因此信號(hào)在T2狀態(tài)起變?yōu)橛行?此時(shí)信號(hào)為無(wú)效)，用以控制數(shù)據(jù)傳送的方向。于是所訪問(wèn)的存儲(chǔ)器，已由地址信號(hào)經(jīng)過(guò)譯碼，找到了指定的單元，由信號(hào)把指定單元的內(nèi)容讀出在引線AD7AD0上。若在系統(tǒng)中，應(yīng)用了數(shù)據(jù)發(fā)送接收芯片8286或74LS245，則必須有控制信號(hào)和。由于是讀，故應(yīng)為低電平信號(hào)也在T2狀態(tài)有效，它作為8286或74LS245的選通信號(hào)。CPU在T3狀態(tài)的下降沿采樣數(shù)據(jù)線，獲取數(shù)據(jù)。若所使用的存儲(chǔ)器或外設(shè)的工作速度較慢，不能滿足上述基本時(shí)序的要求，則可用一個(gè)產(chǎn)生READY信號(hào)的電路，使8088在T3狀態(tài)和T4狀態(tài)之間插入TW狀態(tài)，來(lái)解決8088與存儲(chǔ)器或外設(shè)之間的時(shí)間配合，如圖4-11所示。圖4-11 具有等待狀態(tài)的存儲(chǔ)器讀周期的時(shí)序8088在T3狀態(tài)的前沿(即時(shí)鐘下降沿)采樣READY線，若發(fā)現(xiàn)其為低，則在T3周期結(jié)束后，不進(jìn)入T4周期