華中科技大學(xué)數(shù)字電子技術(shù)基礎(chǔ)試卷.doc

數(shù)字電子技術(shù)基礎(chǔ)試卷(本科)及參考答案試卷一及其參考答案試卷一一、（20分）選擇填空。從每個小題的四個選項中選出一個正確答案，并將其編號填入該題后的括號中。1十進制數(shù)3.625的二進制數(shù)和8421BCD碼分別為（ ）A 11.11 和11.001 B11.101 和0011.011000100101C11.01 和11.011000100101 D11.101 和11.1012下列幾種說法中錯誤的是（ ）A任何邏輯函數(shù)都可以用卡諾圖表示。 B邏輯函數(shù)的卡諾圖是唯一的。C同一個卡諾圖化簡結(jié)果可能不是唯一的。 D卡諾圖中1的個數(shù)和0的個數(shù)相同。3和TTL電路相比，CMOS電路最突出的優(yōu)點在于（ ） A可靠性高 B抗干擾能力強 C速度快 D功耗低4為了把串行輸入的數(shù)據(jù)轉(zhuǎn)換為并行輸出的數(shù)據(jù)，可以使用（ ） A寄存器 B移位寄存器 C計數(shù)器 D存儲器5單穩(wěn)態(tài)觸發(fā)器的輸出脈沖的寬度取決于（ ） A觸發(fā)脈沖的寬度 B觸發(fā)脈沖的幅度C電路本身的電容、電阻的參數(shù) D電源電壓的數(shù)值6為了提高多諧振蕩器頻率的穩(wěn)定性，最有效的方法是（ ） A提高電容、電阻的精度 B提高電源的穩(wěn)定度C采用石英晶體振蕩器 C保持環(huán)境溫度不變7已知時鐘脈沖頻率為fcp，欲得到頻率為0.2fcp的矩形波應(yīng)采用（ ） A五進制計數(shù)器 B五位二進制計數(shù)器C單穩(wěn)態(tài)觸發(fā)器 C多諧振蕩器8在圖1-8用555定時器組成的施密特觸發(fā)電路中，它的回差電壓等于（ ） A5V B2V C4V D3V圖1-8二、（12分）已知輸入信號A、B、C的波形，試畫出圖2所示各電路輸出（L1、L2、L3）的波形。設(shè)觸發(fā)器的初態(tài)為0。圖2三、（10分）如圖3所示，為檢測水箱的液位，在A、B、C、三個地方安置了三個水位檢測元件，當水面低于檢測元件時，檢測元件輸出低電平，水面高于檢測元件時，檢測元件輸出高電平。試用與非門設(shè)計一個水位狀態(tài)顯示電路，要求：當水面在A、B之間的正常狀態(tài)時，僅綠燈G亮；水面在B、C 間或A以上的異常狀態(tài)時，僅黃Y燈亮；水面在C以下的危險狀態(tài)時，僅紅燈R亮。圖3四、（12分）邏輯電路如圖4所示，試畫出Q0、Q1、Q2的波形。設(shè)各觸發(fā)器初態(tài)為0。圖4五、（12分）已知某同步時序邏輯電路的時序圖如圖5所示。1列出電路的狀態(tài)轉(zhuǎn)換真值表，寫出每個觸發(fā)器的驅(qū)動方程和狀態(tài)方程2試用D觸發(fā)器和與非門實現(xiàn)該時序邏輯電路，要求電路最簡。畫出邏輯電路圖。圖5六、（12分）用移位寄存器74194和邏輯門組成的電路如圖6所示。設(shè)74194的初始狀態(tài)Q3Q2Q1Q0=0001，試畫出各輸出端Q3、Q2、Q1、Q0和L的波形。圖6七、(10分)電路如圖7所示，圖中74HC153為4選1數(shù)據(jù)選擇器。試問當MN為各種不同輸入時，電路分別是那幾種不同進制的計數(shù)器。圖7八、(12分) 由555定時器組成的脈沖電路及參數(shù)如圖8 a所示。已知vI的電壓波形如圖b所示。試對應(yīng)vI畫出圖中vO1、vO2的波形；（a） (b)圖8試卷一參考答案一、選擇填空1B；2D；3D；4B；5C；6C；7A；8B二、和的波形如圖A2所示。圖A2三、真值表如表A3所示，各邏輯函數(shù)的與非-與非表達式分別為 邏輯圖略。表A3ABCRYG000100001010010011001100101110111010四、驅(qū)動方程：J0=Q2 K0=1， J1=1 K1= Q2Q0， J2=1 K2=+ Q0波形圖如圖A4。圖A4五、1狀態(tài)轉(zhuǎn)換真值表如表A5所示。表A5激勵方程：D2=Q1，D1=Q0，狀態(tài)方程：，狀態(tài)圖如圖A5所示。圖A5電路具自啟動能力2電路圖略。六、各輸出端Q3、Q2、Q1、Q0和L的波形如圖A6所示。圖A6七、MN=00 8進制計數(shù)器，MN=01 9進制計數(shù)器， MN=10 14進制計數(shù)器，MN=11 15進制計數(shù)器。八、對應(yīng)vI畫出圖中vO1、vO2的波形如圖A8所示。圖A8數(shù)字電子技術(shù)基礎(chǔ)試卷(本科)及參考答案試卷二及其參考答案試卷二一、（18分）選擇填空題1. 用卡諾圖法化簡函數(shù)F(ABCD)=(0,2,3,4,6,11,12)+(8,9,10,13,14,15)得最簡與-或式_c_。A. B.C. D.2. 邏輯函數(shù)F1、F2、F3的卡諾圖如圖1-2所示，他們之間的邏輯關(guān)系是 b, cccc 。AF3=F1F2BF3=F1+F2CF2=F1F3DF2=F1+F3圖1-23. 八選一數(shù)據(jù)選擇器74151組成的電路如圖1-3所示，則輸出函數(shù)為（ c ）。 A BC D圖1-34. 圖1-4所示電路中，能完成Qn+1=邏輯功能的電路是（ b ）圖1-45. D/A轉(zhuǎn)換電路如圖1-5所示。電路的輸出電壓0等于（ b ）A.4.5V B.-4.5V C.4.25V D.-8.25V 圖1-56.用1K4位的DRAM設(shè)計4K8位的存儲器的系統(tǒng)需要的芯片數(shù)和地址線的根數(shù)是（ c ） A.16片，10根 B.8片，10根 C.8片，12根 D.16片，12根7.某邏輯門的輸入端A、B和輸出端F的波形圖1-7所示，F(xiàn)與A、B的邏輯關(guān)系是：bA. 與非； B. 同或； C.異或； D. 或。 圖1-7二、（12分）邏輯電路如圖2 a、b、c所示。試對應(yīng)圖d所示輸入波形，分別畫出輸出端L1、L2 和L3的波形。(設(shè)觸發(fā)器的初態(tài)為0) （a） (b) (c ) (d)圖2三、（12分）發(fā)由全加器FA、2-4線譯碼器和門電路組成的邏輯電路如圖3 a所示。試在圖b中填寫輸出邏輯函數(shù)L的卡諾圖（不用化簡）。 (a) (b)圖3四、（12分）用最少的與非門設(shè)計一個組合邏輯電路，實現(xiàn)以下邏輯功能：時，時；時；時，輸出為任意態(tài)。1.在圖4中填寫邏輯函數(shù)Y的卡諾圖2.寫出邏輯表達式3.畫出邏輯電路圖4五、（15分）分析如圖5所示時序邏輯電路。（設(shè)觸發(fā)器的初態(tài)均為0）1寫出各觸發(fā)器的時鐘方程、驅(qū)動方程、狀態(tài)方程；2畫出完整的狀態(tài)圖，判斷電路是否具能自啟動；3畫出在CP作用下的Q0、Q1及Q3的波形。圖5六、（15分）試用正邊沿D觸發(fā)器設(shè)計一個同步時序電路，其狀態(tài)轉(zhuǎn)換圖如圖6所示。1列出狀態(tài)表；2寫出各觸發(fā)器的激勵方程和輸出方程；3說明電路功能。圖6七、（16分）由555定時器、3-8線譯碼器74HC138和4位二進制加法器74HC161組成的時序信號產(chǎn)生電路如圖7所示。1. 試問555定時器組成的是什么功能電路？計算vo1輸出信號的周期；2. 試問74LVC161組成什么功能電路？列出其狀態(tài)表；3. 畫出圖中vo1、Q3、Q2、Q1、Q0 及L的波形。圖7試卷二參考答案一、選擇填空1C 2B 3C 4B 5B 6C 7B二、輸出端L1、L2和L3的波形如圖A2所示。圖A2三、輸出邏輯函數(shù)L的卡諾圖如圖A3所示。 圖A3四、1.邏輯函數(shù)Y的卡諾圖如圖A4所示。2，3.電路圖略圖A4五、1時鐘方程： 激勵方程：； ； 狀態(tài)方程：，2電路的狀態(tài)圖如圖A5-2所示。電路具有自啟動功能。圖A5-23波形圖如圖A5-3所示。圖A5-3六、1電路狀態(tài)表如表A6所示。表A6X=0X=10 00 0 / 00 1 / 00 10 1 / 01 0 / 01 01 0 / 00 0 / 11 11 1 / 00 1 / 12激勵方程： ， 輸出方程： 3電路為可控三進制計數(shù)器七、1555定時器組成多諧振蕩器。 274LVC161組成五進制計數(shù)器，電路狀態(tài)表如表A7所示3vo1、Q3、Q2、Q1、Q0 及L的波形如圖A7組成。表A71 0 1 11 1 0 01 1 0 01 1 0 11 1 0 11 1 1 01 1 1 01 1 1 11 1 1 11 0 1 1 圖A7數(shù)字電子技術(shù)基礎(chǔ)試卷(本科)及參考答案試卷三及其參考答案試卷三一、（16分）1（12分）邏輯電路如圖1-1 a、b、c、d所示。試對應(yīng)圖e所示輸入波形，分別畫出輸出端L1、L2、L3和L4的波形。（觸發(fā)器的初態(tài)為0）圖1-12（4分）用代數(shù)法化簡： 二、（10分）已知邏輯函數(shù)：畫出邏輯函數(shù)F1、F2 和F的卡諾圖；用最少的與非門實現(xiàn)邏輯函數(shù)F，畫出邏輯圖。三、（8分）分析圖3所示邏輯電路，寫出輸出端的邏輯函數(shù)表達式，列出真值表，說明電路能實現(xiàn)什么邏輯功能。圖3四、（12分）用數(shù)據(jù)選擇器組成的多功能組合邏輯電路如圖4所示。圖中G1、G0為功能選擇輸入信號，X、Z為輸入邏輯變量，F(xiàn)為輸出邏輯函數(shù)。分析該電路在不同的選擇信號時，可獲得哪幾種邏輯功能，請將結(jié)果填入表4中。圖4表4G1 G0F功 能五、（12分）設(shè)計一個組合邏輯電路。電路輸入DCBA為8421BCD碼，當輸入代碼所對應(yīng)的十進制數(shù)能被4整除時，輸出L為1，其他情況為0。1用或非門實現(xiàn)。2用3線-8線譯碼器74HC138和邏輯門實現(xiàn)。（0可被任何數(shù)整除，要求有設(shè)計過程，最后畫出電路圖）六、（14分）分析如圖6所示時序邏輯電路1 寫出各觸發(fā)器的激勵方程、輸出方程2 寫出各觸發(fā)器的狀態(tài)方程3 列出電路的狀態(tài)表并畫出狀態(tài)圖4 說明電路的邏輯功能。 圖6七、（16分）用邊沿JK觸發(fā)器和最少的邏輯門設(shè)計一個同步可控2位二進制減法計數(shù)器。當控制信號X=0時，電路狀態(tài)不變；當X=1時，在時鐘脈沖作用下進行減1計數(shù)。要求計數(shù)器有一個輸出信號Z，當產(chǎn)生借位時Z為1，其他情況Z為0。八、（12分）時序信號產(chǎn)生電路如圖8所示，CP為1kHz正方波。1說明74161和非門組成電路的邏輯功能；2對應(yīng)CP輸入波形，畫出電路中O1、O2的電壓波形。3計算O2的輸出脈寬tW ；4試問O2的頻率與CP的頻率比是多少？5如改變74161數(shù)據(jù)輸入，使D3D2D1D0=1000，試問O2與CP的頻率比又是多少？圖8試卷三參考答案一、1各電路輸出端的波形如圖A1所示。圖A12， 二、邏輯函數(shù)F1、F2和F的卡諾圖如圖A2所示。圖A2化簡并變換邏輯函數(shù)F得邏輯圖略三、，真值表如表A3所示。電路實現(xiàn)全加器功能。表A3A B CL1 L20 0 00 00 0 11 00 1 01 00 1 10 11 0 01 01 0 10 11 1 00 11 1 11 1四、分析電路可得G1 、G0為不同取值時的邏輯功能如表A4所示。表A4G1 G0F功能0 0F=X+Z或邏輯1 0F=與邏輯1 0異或邏輯1 1同或邏輯五、1真值表略，用卡諾圖化簡得最簡的或非表達式為或非門實現(xiàn)的電路圖如圖A5-1所示2 變換函數(shù)L的表達式得用74HC138實現(xiàn)的電路如圖A5-2所示。 圖5-1 圖5-2六、1激勵方程： 輸出方程： 2狀態(tài)方程： 3狀態(tài)表如表A6所示。狀態(tài)圖如圖A6所示。表A6A=0A=10 00 1 / 01 1 / 00 11 0 / 00 0 / 01 01 1 / 00 1 / 01 10 0 / 11 0 / 1 圖A64電路為可逆計數(shù)器。A=0時為加法器；A=1時為減法器；Y端為加法器的進位輸出端和減法器的借位輸出端。七、狀態(tài)圖如圖A7所示。狀態(tài)表如表A7所示。圖A7表A7X=0X=10 00 0 / 11 1 / 10 10 1 / 00 0 / 01 01 0 / 00 1 / 01 11 1 / 01 0 / 0激勵方程為： 輸出方程為： 邏輯圖及自啟動檢查略。八、174HC161和非門組成四進制計數(shù)器2O1和O2的波形如圖A8所示。圖A8 3O2的輸出脈寬 tW1.1RC=1.2ms 4的頻率為CP頻率的四分之一 5當=D3D2D1D0=1000時，的頻率為CP頻率的八分之一數(shù)字電子技術(shù)基礎(chǔ)試卷(本科)及參考答案試卷四及其參考答案試卷四一、選擇，填空題（16分）1卡諾圖如圖1-1所示，電路描述的邏輯表達式F = 。ABCBC+AD+BDD 圖1-1 2在下列邏輯部件中，不屬于組合邏輯部件的是 。A譯碼器B編碼器C全加器D寄存器3八路數(shù)據(jù)選擇器，其地址輸入端（選擇控制端）有 個。A8個B2個C3個D4個4為將D觸發(fā)器轉(zhuǎn)換為T觸發(fā)器，圖9.4.2所示電路的虛線框內(nèi)應(yīng)是 。A或非門B與非門C異或門D同或門圖1-25一位十進制計數(shù)器至少需要 個觸發(fā)器。A3B4C5D106有一A/D轉(zhuǎn)換器，其輸入和輸出有理想的線性關(guān)系。當分別輸入0V和5V電壓時，輸出的數(shù)字量為00H和FFH，可求得當輸入2V電壓時，電路輸出的數(shù)字量為 A80H B67HC66H D 5FH7容量是512K8的存儲器共有 A512根地址線，8根數(shù)據(jù)線 B19根地址線，8根數(shù)據(jù)線C17根地址線，8根數(shù)據(jù)線 D8根地址線，19根數(shù)據(jù)線。8在雙積分A/D轉(zhuǎn)換器中，輸入電壓在取樣時間T1內(nèi)的平均值VI與參考電壓VREF應(yīng)滿足的條件是_。A|VI|VREF| B|VI|VREF| C|VI|=|VREF| D無任何要求二、（12分）電路及其輸入信號A.B.C的波形分別如圖2所示。試畫出各的輸出波形。（設(shè)觸發(fā)器初態(tài)為0） 圖2三、（12分）由可編程邏輯陣列構(gòu)成的組合邏輯電路如圖3所示。1寫出L1、L2的邏輯函數(shù)表達式；2列出輸入輸出的真值表；3說明電路的邏輯功能。圖3四、(12分) 某組合邏輯電路的輸入、輸出信號的波形如圖4所示。1寫出電路的邏輯函數(shù)表達式；2用卡諾圖化簡邏輯函數(shù)；3用8選1數(shù)據(jù)選擇器74HC151實現(xiàn)該邏輯函數(shù)。圖4五、（16分）分析如圖5 a所示時序邏輯電路。（設(shè)觸發(fā)器的初態(tài)均為0）1寫出驅(qū)動方程、輸出方程；2列出狀態(tài)表；3對應(yīng)圖b所示輸入波形，畫出Q0、Q1及輸出Z的波形。 (a) （b）圖5六、（16分）試用負邊沿D觸發(fā)器設(shè)計一同步時序邏輯電路，其狀態(tài)圖如圖6所示。1列出狀態(tài)表；2寫出激勵方程和輸出方程；3畫出邏輯電路。 圖6七、（16分）波形產(chǎn)生電路如圖7所示。1試問555定時器組成的是什么功能電路？計算vo1輸出信號的周期和占空比；2試問74LVC161組成的是什么功能電路？列出其狀態(tài)表；3畫出輸出電壓vo的波形，并標出波形圖上各點的電壓值。4計算vo周期。圖7試卷四參考答案一、1D2D 3C4D5B6C7B 8B二、分析電路可畫出各邏輯電路的輸出波形如圖A2所示。圖A2三、1 L2=AB+BC+AC2電路的真值表如表A3所示。表A3A B CL1 L20 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 10 11 13為1位全加器。A、B分別為加數(shù)和被加數(shù)，C為低位進位信號。L1為本位和，L3為向高位的進位。四、1 2用卡諾圖化簡得 3邏輯圖如圖A4所示。圖A4五、1驅(qū)動方程：， 輸出方程：2狀態(tài)表如表A5所示。表A5 X=0X=10 00 0 / 00 1 / 00 11 1 / 00 1 / 01 00 0 / 01 0 / 11 11 1 / 11 0 / 13Q0、Q1及Z的波形如圖A5所示。圖A5六、1狀態(tài)表如表A6所示。表A6 X=0X=10 00 0 / 10 1 / 10 11 0 / 11 1 / 11 00 0 / 10 1 / 01 11 0 / 11 1 / 12激勵方程 輸出方程 3邏輯圖略七、1555定時器組成多諧振蕩器O1的周期為：T=0.7占空比為： 274LVC161組成四進制計數(shù)器，其狀態(tài)表入如表A7所示。表A71 1 0 01 1 0 11 1 1 01 1 1 11 1 0 11 1 1 01 1 1 11 1 0 03O1、O的波形如圖A7所示。圖A74O的周期T=4T1=4ms。試卷五及其參考答案試卷五六、（11分）線譯碼器74138功能表如表6-1所示，八選一數(shù)據(jù)選擇器74151功能表如表6-2所示。試用一片74138和一片74151實現(xiàn)兩個3位二進制數(shù)A、B的比較。要求：A=B時，輸出F=1；否則，輸出F=0。在圖6基礎(chǔ)上畫出連線圖，并標出使電路正常工作時有用信號的電平。表6-1 74138功能表輸 入輸 出G1 C B A 1 1 1 1 1 1 1 1 10 1 1 1 1 1 1 1 11 00 0 00 1 1 1 1 1 1 11 00 0 11 0 1 1 1 1 1 11 00 1 01 1 0 1 1 1 1 11 00 1 11 1 1 0 1 1 1 11 01 0 01 1 1 1 0 1 1 11 01 0 11 1 1 1 1 0 1 11 01 1 01 1 1 1 1 1 0 11 01 1 11 1 1 1 1 1 1 0 *表6-2 74151功能表輸 入互補輸出選 通選 擇 輸 入YS2 S1 S0 100000000 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 101D0D1D2D3D4D5D6D7圖6七、（12分）異步清零同步置數(shù)的同步二進制計數(shù)器74161的功能表如表7所示。由74161和邊沿JK觸發(fā)器組成的可編程計數(shù)器如圖7所示，該電路改變預(yù)置數(shù)ABCDE即可改變可編計數(shù)器的模。1試說明模的變化范圍；2已知時鐘信號CP的頻率為fo，當ABCDE=10100時，推導(dǎo)輸出信號Q4的頻率表達式。表7 74161功能表清零預(yù)置使能時鐘預(yù)置數(shù)據(jù)輸入輸出EPETCPABCDQAQBQCQDLLLLLHLABCDABCDHHL保持HHL保持HHHH計數(shù)圖7試卷五參考答案五、1（1）單穩(wěn)態(tài)觸發(fā)器，觸發(fā)器 （2）電壓傳輸特性，TTL反相器，CMOS反相器23F的波形見圖A5圖A5六、Yi=Di，F(xiàn)=，S2S1S0=a2a1a0CBA=b2b1b0，G1=5V，=0V=0V七、12 試卷六及其參考答案七、（15分）1將邏輯函數(shù)化為與非與非形式；2寫出的最小項表達式；3解釋“TTL”的意思，TTL反相器與基本BJT反相器最大區(qū)別是什么？4將下列十進制數(shù)轉(zhuǎn)換為二進制和二十進制BCD碼；（1）20 （2）1685A/D轉(zhuǎn)換器的精度有什么意義？一個n位A/D轉(zhuǎn)換器可以達到的精度為多少？八、（12分）設(shè)計一個2位相同數(shù)值比較器，當兩數(shù)相等時，輸出L=0，否則為1?？梢杂萌魏伍T電路實現(xiàn)。九、（12分）用74161設(shè)計下列計數(shù)器，試分別用反饋清零法和反饋置數(shù)法構(gòu)成15進制計數(shù)器；2168進制計數(shù)器。十、（12分）集成數(shù)據(jù)選擇器74151輸出端Y的邏輯表達式為 式中mi是CBA的最小項。1將74151按圖10 a電路連接，各輸入端波形如圖10 b所示，畫出輸出端Y的波形。2用74151實現(xiàn)邏輯功能 （a） （b）圖10十一、（12分）按時序邏輯電路的一般分析方法，分析圖111所示電路：1寫出各觸發(fā)器的狀態(tài)方程；2列出狀態(tài)表、畫出狀態(tài)圖和時序圖；3分析該電路的功能。 提示：可設(shè)初態(tài)Q2Q1Q0=000。圖11試卷六參考答案七、12將函數(shù)式寫成填入卡諾圖，如圖A7所示，根據(jù)卡諾圖寫出最小項表達式圖A73TTL表示雙極型晶體管構(gòu)成的邏輯門電路?；镜腂JT反相器受基區(qū)內(nèi)存儲電荷和負載電容的影響，開關(guān)速度不高。TTL反相器的輸入級和輸出級都可以提高開關(guān)速度，并提高帶負載能力。4（1）二進制為10100，8421BCD碼100000（2）二進制為10101000，8421BCD碼1011010005A/D轉(zhuǎn)換器的精度用來說明轉(zhuǎn)換的精確程度，常用分辨率和轉(zhuǎn)換誤差來描述轉(zhuǎn)換精度。一個n位A/D轉(zhuǎn)換器的精度為滿量程的1/2n。八、，電路圖（略）。九、1反饋清零法構(gòu)成5進制計數(shù)器如圖A9 a所示。計數(shù)狀態(tài)為000100五種狀態(tài)。2反饋置數(shù)法構(gòu)成168進制計數(shù)器如圖A9 b所示，計數(shù)為0101100111111111，即從89256共168個狀態(tài)。(a)(b)圖A9十、1輸出端Y的波形如圖A10 a所示。2由于用74151實現(xiàn)邏輯函數(shù)如圖A10 b所示。 (a) (b)圖A10十一、1寫出各觸發(fā)器的激勵方程為， ， 代入D觸發(fā)器的特性方程得各觸發(fā)器的狀態(tài)方程分別為2狀態(tài)表如表A11所示，狀態(tài)圖和時序圖分別如圖A11 a和b所示。3由狀態(tài)圖可見，電路的有效狀態(tài)是三位循環(huán)碼。從時序圖可以看出，電路正常工作時，各觸發(fā)器的Q端輪流出現(xiàn)一個脈沖信號，其寬度為一個CP周期，即1TCP，循環(huán)周期為3TCP，這個動作可以看作是在CP脈沖作用下，電路把寬度為1TCP的脈沖依次分配給Q0、Q1、Q2各端，因此，電路的功能為脈沖分配器或節(jié)拍脈沖產(chǎn)生器。表A110 0 00 0 10 0 10 1 00 1 01 0 00 1 11 1 01 0 00 0 11 0 10 1 01 1 01 0 01 1 11 1 0(a) (b)圖A11試卷七及參考答案試卷七一、選擇題（每小題2分，共16分）6TTL與非門在電路中使用時，多余輸入端的處理一般是（ ）。a. 懸空 b. 通過一合適電阻接地 c. 通過一合適電阻接電源7欲用兩輸入與非門構(gòu)成一個二十進制譯碼器，最少要用（ ）兩輸入與非門。a. 16 b. 20 c. 28 d. 448用六管靜態(tài)存儲單元構(gòu)成1024bit的RAM，如果輸出為Y1Y2，則地址為（ ），MOS管的個數(shù)為（ ）。a. A0 A7 b. A0 A8 c. A0 A9 d. 4096 e. 6144 f. 8192七、（15分）設(shè)計一個將余3BCD碼轉(zhuǎn)換為余3循環(huán)BCD碼（修改的格雷碼，“0”的碼組為“0010”）的碼制變換電路。畫出用與非門組成的邏輯電路圖。八、（15分）試用74161和盡量少的門電路設(shè)計一個秒計數(shù)器，（在60秒時產(chǎn)生分進位信號）。試卷七參考答案一、6 c 7d 8b，e 七、1設(shè)輸入為A、B、C、D，輸出為W、X、Y、Z，余3 BCD碼轉(zhuǎn)換為余3循環(huán)BCD碼如表A7所示。表A7 十進制數(shù)輸 入輸 出余3碼A B C D余3循環(huán)碼W X Y Z01234567890 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1 1 0 1 01 0 1 11 1 0 00 0 1 00 1 1 0 0 1 1 10 1 0 10 1 0 01 1 0 01 1 0 11 1 1 11 1 1 01 0 1 0用卡諾圖化簡得輸出的邏輯函數(shù)表達式分別為，2邏輯電路圖（略）八、1秒計數(shù)器應(yīng)為BCD碼60進制計數(shù)器，即個位為10進制計數(shù)器，十位為6進制計數(shù)器。當個位計到9時，再來一個脈沖，個位回0，十位進行加1計數(shù)。因此，個位計到9產(chǎn)生置數(shù)信號，并控制高位片的使能輸入端，在下一個CP的上升沿來后，個位清零，同時使十位加1。秒計數(shù)器如圖A8所示，C為在60秒時產(chǎn)生分進位信號。圖A8試卷八及參考答案試卷八一、（12分）二極管電路如圖1所示，試分析判斷D1、D2導(dǎo)通、截止情況。假設(shè)D1、D2為理想二極管，求AO兩端電壓VAO。圖1七、（15分）1將邏輯函數(shù)寫成與非與非式；2寫出的反演式；3組合邏輯電路和時序邏輯電路有什么區(qū)別？有什么聯(lián)系？4將下列十進制數(shù)轉(zhuǎn)換為二進制數(shù)和二十進制BCD碼： （1）10 （2）5985一個n位D/A轉(zhuǎn)換器，可以達到的精度為多少？若一D/A轉(zhuǎn)換器滿刻度輸出電壓為10V，當要求1mV的分辨率時，輸入數(shù)字量的位數(shù)n至少應(yīng)為多少？八、（12分）圖8所示是一雙相時鐘發(fā)生器。設(shè)觸發(fā)器的初始狀態(tài)Q=0。1分析該電路中555電路及周圍元件構(gòu)成什么電路；2畫出555電路v3、v1及v2的波形；3計算該電路時鐘頻率。圖8九、（10分）圖9所示是用兩個二進制計數(shù)器74161和一個D觸發(fā)器7474組成的電路，試分析該電路的功能。觸發(fā)器輸出信號Q與CP信號滿足什么關(guān)系？圖9十、（10分）用74138和JK觸發(fā)器構(gòu)成圖10所示電路。1要使電路正常工作，請連接電路未完成部分；2當CP時鐘端加時鐘信號，JK觸發(fā)器組成的電路具有什么功能；3電路中的LED能否發(fā)光？D0D7閃亮次序如何？試加以分析。（設(shè)初始狀態(tài)Q0=Q1=Q2=0）圖10十一、（12分）某單位舉行競賽搶答，每次參賽者三人?，F(xiàn)采用三人搶答器，搶答器用三種顏色的燈，以區(qū)分不同的搶答對象。若每次只亮一盞燈，表示搶答成功；若出現(xiàn)兩盞燈或兩盞以上的燈同時亮，或都不亮，則不能判斷搶答對象是誰，判為搶答失敗，需重新競爭。試用與非門器件設(shè)計一邏輯電路檢測出搶答器失敗信號。十二、（16分）分析圖12所示時序邏輯電路1問該電路屬于同步時序電路還是異步時序電路？2寫出該電路的驅(qū)動方程、狀態(tài)方程以及輸出方程；3采用狀態(tài)轉(zhuǎn)換圖方法分析該電路的功能；4畫出該電路的時序圖。圖12試卷四參考答案一、將D1和D2均斷開，以O(shè)點為參考點，D1的陽極電位為12V，陰極電位為0V；D2的陽極電位為12V，陰極電位為-