數字電路問題解答.doc

1什么是數字信號？什么是模擬信號？ 答：數字信號：電壓或電流在幅度上和時間上都是離散、突變的信號。模擬信號：電壓或電流的幅度隨時間連續(xù)變化。2在數字邏輯電路中為什么采用二進制？ 答：由于二進制數中的0和1與開關電路中的兩個狀態(tài)對應，因此，二進制數在數字電路中應用十分廣泛。二進制只有0和1兩個數碼，可分別表示數字信號的高電平和低電平，使得數字電路結構簡單，抗干擾能力強，便于集成化，通用性強。3二進制數如何轉變?yōu)榘诉M制數和十六進制數？ 答：二進制數轉換為八進制數的方法是：整數部分從低位開始，每3位二進制數為一組，最后一組不足3位時，則在高位加0補足3位為止；小數點后的二進制數則從高位開始，每3位二進制數為一組，最后一組不足3位時，則在低位加0補足3位，然后用對應的八進制數來代替，再按原順序排列寫出對應的八進制數。二進制數轉換為十六進制數的方法與上述方法類似，只是每4位二進制數為一組。48421碼和8421BCD碼有什么區(qū)別？答：所謂BCD碼是將十進制數的09十個數字用4位二進制數表示的代碼，而8421BCD碼是取4位自然二進制數的前10種組合，即0000（0）1001（9），從高位到低位的權值分別為8、4、2、1。而8421碼僅表示權值分別為8、4、2、1的四位二進制代碼。并不一定是表示十進制數，僅僅是一種代碼，可用任意的意義。5為什么格雷碼是可靠性代碼？ 答：格雷碼為無權碼，特點是任意兩組相鄰的格雷碼之間只有一位不同，其余各位都相同，且0和最大數之間也具有這一特征，是一種循環(huán)碼。它的這個特點使它在傳輸和形成過程中引起的錯誤很少。6利用反演規(guī)則和對偶規(guī)則進行變換時，應注意哪些問題？ 答：反演規(guī)則應注意：運算符號的優(yōu)先順序；原、反變量互換時，只對單個變量有效，而對于與非、或非等長非號則保持不變。對偶規(guī)則：同樣要注意運算符號的優(yōu)先順序，同時，所有變量上的非號都保持不變。7常見邏輯函數有哪幾種表示方法？ 答：真值表、邏輯函數式、邏輯圖、卡諾圖和時序波形圖。8什么是相鄰項？它有哪些特性？ 答：相鄰項指：只有一個變量互為反變量，其余變量都相同的兩個最小項。兩個相鄰項可進行合并，合并的結果為兩個相鄰項中的共有變量，消去一個互反變量。9數字電路與模擬電路相比有哪些特點？ 答：（1）電路結構簡單，便于集成化。（2）工作可靠。抗干擾能力強。（3）數字信號便于長期保存和加密。（4）數字集成電路產品系列全，通用性強，成本低。（5）數字電路不僅能完成數值運算，而且還能進行邏輯判斷。10卡諾圖化簡邏輯函數時，畫包圍圈的原則是什么？ 答：1）每個包圍圈內相鄰1方格的個數一定是2n個方格，n=0,1,2,3,2）同一個1方格可以被不同的包圍圈重復包圍多次，但新增加的包圍圈中必須有原先沒有被圈過的1方格。3）包圍圈中相鄰1方格的個數盡量多。4）包圍圈的個數盡量少。11用卡諾圖化簡邏輯函數時，一個包圍圈能包圍6個1方格嗎？ 答：不能。每個包圍圈內相鄰1方格的個數一定是2n個方格，n=0,1,2,3,，因為卡諾圖化簡邏輯函數的重要依據是：卡諾圖中最小項在幾何位置相鄰同時也邏輯相鄰12由真值表如何寫邏輯函數標準與或表達式？答：先將使得輸出為邏輯1的輸入變量用與組合來表示（變量取值為1用原變量表示，取0用反變量表示），再將這些與組合進行邏輯加，即根據真值表得到了邏輯函數的標準與或表達式。13什么是相鄰項？它有哪些特性？答：相鄰項指：只有一個變量互為反變量，其余變量都相同的兩個最小項。兩個相鄰項可進行合并，合并的結果為兩個相鄰項中的共有變量，（消去一個互非變量）。14什么是真值表？ 答：描述邏輯函數輸入變量的所有取值組合和對應輸出函數值排列成的表格稱為真值表。15邏輯函數式有哪幾種表示形式？ 答：通常有以下五種形式：與或表達式、與非與非表達式、或與表達式、或非或非表達式、與或非表達式。16最小項的定義是什么？它有哪些性質？ 答：在邏輯函數中，如果一個與項（乘積項）包含該邏輯函數的全部變量，且每個變量或以原變量或以反變量只出現一次，則該與項稱為最小項。對于n個變量的邏輯函數共有2n個最小項。最小項性質：（1）對于變量的任一組取值，只有一個最小項的值為1。（2）不同的最小項，使其值為1的那組變量取值也不同。（3）對于變量的同一組取值，任意兩個最小項邏輯與的結果為0。（4）對于變量的同一組取值，全部最小項邏輯或的結果為1。17求邏輯函數的反函數有哪幾種方法？ 答：一種是直接利用邏輯代數中的基本定律和公式求反函數；一種是用反演規(guī)則來求；還可以通過真值表來求。18為什么TTL與非門的多余輸入端不能接地？為什么TTL或非門的輸入端不能接高電平VCC或懸空？ 答：TTL與非門的多余輸入端接地變使得與非門關閉，輸出恒定為高電平。 而TTL或非門的輸如端接高電平或懸空，使得或非門恒定輸出為0，或非門被關閉。因此，不能這樣接。19為什么CMOS門電路閑置輸入端不允許懸空？ 答：CMOS閑置輸入端不允許懸空，以免拾取脈沖干擾。20如將CMOS與非門、或非門和異或門作反相器使用，輸入端應如何連接？答：與非門和異或門閑置輸入端接高電平或懸空；或非門閑置輸入端接地（低電平）便能作非門使用。21二極管產生反向恢復時間的原因是什么？它對開關速度有何影響？ 答：二極管產生反向恢復時間trr的原因是：二極管在正向導通時，P區(qū)的多數載流子空穴大量流入N區(qū)，N區(qū)的多數載流子電子大量流入P區(qū)，在P區(qū)和N區(qū)分別存儲了大量的存儲電荷。當二極管兩端電壓躍變?yōu)樨撝禃r，上述存儲電荷不會立刻消失，在反向電壓的作用下形成了較大的反向電流。隨著存儲電荷的不斷消散，反向電流也隨之減少，最終二極管轉為截止。 22CT74LS系列TTL與非門輸入端的輸入端懸空屬于邏輯1嗎？答：為邏輯1。23三態(tài)輸出與非門的邏輯功能，它有什么特點和用途？ 答：三態(tài)輸出與非門，EN為使能端，當EN高電平有效時：EN=1時，輸出和輸入之間是與非邏輯關系，電路處于工作狀態(tài)；EN=0時，輸出Y現高阻狀態(tài)，即處于懸浮態(tài)。 三態(tài)輸出門的應用：用三態(tài)輸出門構成單向總線、用三態(tài)輸出門構成雙向總24為什么一般TTL與非門不能用來實現線與，而OC門可用來實現線與？答：TTL與非門輸出為推拉式輸出電路結構，它們的輸出端不能并聯(lián)使用。如果一個門的輸出是高電平而另一個的輸出是低電平，則輸出端并聯(lián)以后必然有很大的負載電流同時流過這兩個門的輸出級，這個電流的數值將遠遠超過正常工作電流，可能使門電路損壞。因此，不能用來實現線與。而OC門外為集電極開路結構，在工作時需要外接負載電阻和電源。將兩個OC結構與非門輸出端并聯(lián)，便不會有電流過大損壞管子的問題。25在CMOS與非門和或非門的實際集成電路中，其輸入級和輸出級為什么要用反相器？ 答：門電路的輸入端和輸出端加了緩沖級后，其輸出的高電平和低電平都不會受輸入狀態(tài)的影響，其電氣特性和反向器相同。因為，CMOS反向器的電氣特性和好，如電壓傳輸特性好，噪聲容限高，功耗低等。26使用CMOS數字集成電路時應注意哪些問題？ 答：(1)注意不同系列 CMOS 電路允許的電源電壓范圍不同，一般多用 + 5 V。電源電壓越高，抗干擾能力也越強。 (2)閑置輸入端的處理：不允許懸空?？膳c使用輸入端并聯(lián)使用。但這樣會增大輸入電容，使速度下降，因此工作頻率高時不宜這樣用。27OC門有什么特點和用途？ 答：集電極開路與非門（OC門），工作時，需在輸出端Y和VCC之間外接一個負載電阻RL，其邏輯功能和TTL與非門相似，所不同的是，它輸出的高電平不是3.6V，而是電源電壓VCC（5V）。 它的用途是：實現線與邏輯、電平轉換和驅動發(fā)光二極管等28組合邏輯電路的分析步驟？ 答：（1）根據給定的邏輯電路寫出輸出邏輯函數表達式。必要時，可用卡諾圖或代數法進行化簡，求出最簡邏輯函數式。（2）根據邏輯函數式列出真值表。（3）根據真值表或化簡的邏輯函數式說明電路的邏輯功能。29半加器全加器的區(qū)別是什么？答：只考慮本位兩個二進制數相加，而不考慮來自低位進位數相加的運算電路稱為半加器。將兩個多位二進制數相加時，除考慮本位兩個二進制數相加外，還應考慮相鄰低位來的進位數相加的運算電路，稱為全加器。區(qū)別是，全加器要考慮鄰低位來的進位數。30優(yōu)先編碼器？它是否存在編碼信號間的相互排斥？ 答：在優(yōu)先編碼器中，允許多個輸入信號同時請求編碼，電路對其中一個優(yōu)先級別最高的信號進行編碼。）。不存在信號間的相互排斥，多個編碼信號可以同時發(fā)出編碼請求，但優(yōu)先級別高的編碼信號排斥低級別的，電路對其中一個優(yōu)先級別最高的編碼。31如何判別組合邏輯電路是否存在冒險？常用消除冒險的方法有哪幾種？ 答：組合邏輯電路是否存在冒險可用代數法和卡諾圖法進行判斷。消除冒險的方法有修改邏輯設計、輸出端并聯(lián)濾波電容、引入選通脈沖等。32二進制譯碼器、二十進制譯碼器、顯示譯碼器三者之間有哪些主要區(qū)別？ 答：二進制譯碼器：對于n個輸入變量，有2n個輸出，且每個輸出都是輸入變量的最小項。又叫全譯碼器，可用來實現單輸出或多輸出的任意邏輯函數。二十進制譯碼器：將輸入的二進制代碼翻譯成09十個對應信號輸出的邏輯電路。即僅有十個輸出。顯示譯碼器輸入的一般為二十進制代碼，輸出信號用來驅動顯示器，如4線7段譯碼器等33為什么說二進制譯碼器很適合用于實現多輸出邏輯函數？ 答：二進制譯碼器又叫全譯碼器，即輸出為全部最小項，且每個輸出為一個最小項，而任一邏輯函數都可變換為最小項表達式。因此，用譯碼器實現邏輯函數時，用門電路將有關最小項進行綜合，即能很方便地實現多輸出邏輯函數。34什么叫超前進位加法器？和串行進位加法器相比，它的運算速度為什么會提高？ 答：超前進位加法器指：電路進行二進制加法運算時，通過快速進位電路同時產生除最低位全加器外的其余所有全加器的進位信號，無需再由低位到高位逐位傳遞進位信號，從而消除了串行進位加法器逐位傳遞進位信號的時間，提高了加法器的運算速度。35什么是同步時序邏輯電路？什么是異步時序邏輯電路? 答：（1）同步時序邏輯電路：電路中所有觸發(fā)器（存儲電路）狀態(tài)的變更發(fā)生在同一時鐘的同一時刻。（2）異步時序邏輯電路：電路中所有觸發(fā)器（存儲電路）狀態(tài)的變更不都發(fā)生在同一時鐘的同一時刻。36主從觸發(fā)器和邊沿觸發(fā)器的工作各有哪些特點? 答：主從觸發(fā)器由分別工作在時鐘脈沖 CP 不同時段的主觸發(fā)器和從觸發(fā)器構成，通常只能在 CP 下降沿時刻狀態(tài)發(fā)生翻轉，而在 CP 其它時刻保持狀態(tài)不變。它雖然克服了空翻，但對輸入信號仍有限制。邊沿觸發(fā)器只能在 CP 上升沿(或下降沿)時刻接收輸入信號，其狀態(tài)只能在 CP 上升沿(或下降沿)時刻發(fā)生翻轉。它應用范圍廣、可靠性高、抗干擾能力強。37如何檢查設計出來的同步時序邏輯電路能否自啟動? 答：將偏離狀態(tài)逐個代入狀態(tài)方程中進行運算后得到次態(tài)（或直接從卡諾圖看出），若偏離狀態(tài)的次態(tài)為有效循環(huán)中的任一狀態(tài)，則電路可以自啟動，若偏離狀態(tài)的次態(tài)不是有效循環(huán)中的狀態(tài)，則電路不能自啟動。38什么是并行輸入和并行輸出?什么是串行輸入和串行輸出? 答：在CP脈沖的作用下，將輸入信號D0-Dn并行存入到各級觸發(fā)器中，稱為并行輸入。在并行輸出指令脈沖的作用下，從寄存器各Q端或輸出與門的輸出端同時得到Q0-Qn信號，稱為并行輸出。在移位脈沖的作用下，從寄存器串行輸入端輸入串行數碼稱為串行輸入。在移位脈沖的作用下，從寄存器輸出端得到串行數碼稱為串行輸出。39分析時序邏輯電路有哪些步驟？答：1）寫方程式 （1）輸出方程、（2）驅動方程、（3）狀態(tài)方程、（4）時鐘方程（異步時序邏輯電路）； 2）列狀態(tài)轉換真值表；3）畫狀態(tài)轉換圖；4）邏輯功能的說明。40什么叫異步計數器?什么叫同步計數器?它們各有哪些優(yōu)缺點? 答：構成計數器的所有觸發(fā)器（存儲電路）狀態(tài)的變更不都發(fā)生在同一時鐘的同一時刻（CP或CP），稱為異步計數器。電路簡單，速度較慢。構成計數器的所有觸發(fā)器（存儲電路）狀態(tài)的變更都發(fā)生在同一時鐘的同一時刻（CP或CP），稱為同步計數器。電路較復雜，速度快。41單穩(wěn)態(tài)觸發(fā)器有什么特點? 它主要有哪些用途? 答：單穩(wěn)態(tài)觸發(fā)器有一個穩(wěn)定狀態(tài)和一個暫穩(wěn)態(tài)，在沒有觸發(fā)脈沖作用時，電路處于穩(wěn)定狀態(tài)。在輸入觸發(fā)脈沖作用下，電路進入暫穩(wěn)態(tài)，暫穩(wěn)態(tài)維持時問的長短取決于電路本身的參數，與觸發(fā)脈沖的寬度和幅度無關經一段時間后，自動返回到穩(wěn)定狀態(tài)，從而輸出寬度和幅度都符合要求的矩形脈沖。輸出脈沖寬度取決于定時元件R、C值的大小，與輸入觸發(fā)脈沖沒有關系。調節(jié)R、C值的大小，可改變輸出脈沖的寬度。由于具備這些特點，單穩(wěn)態(tài)觸發(fā)器被廣泛應用于脈沖整形、延時(產生滯后于觸發(fā)脈沖的輸出脈沖)以及定時(產生固定時間寬度的脈沖信號)等。42多諧振蕩器的特點？答：多諧振蕩器沒有穩(wěn)定狀態(tài)，只有兩個暫穩(wěn)態(tài)。依靠電容的充電和放電，使兩個暫穩(wěn)態(tài)相互自動交換。因此，多諧振蕩器接通電源后便可輸出周期性的矩形脈沖。改變電容充、放電回路中的RC值的大小，便可調節(jié)振蕩頻率。在振蕩頻率穩(wěn)定度要求很高的情況下，可采用石英晶體多諧振蕩器。43施密特觸發(fā)器的特點？答：施密特觸發(fā)器有兩個穩(wěn)定狀態(tài)，而每個穩(wěn)定狀態(tài)都是依靠輸入電平來維持的。當輸入電壓大于正向閾值電壓VT+時，輸出狀態(tài)轉換到另一個穩(wěn)定狀態(tài)；而當輸入電壓小于負向閾值電壓VT-時，輸出狀態(tài)又返回到原來的穩(wěn)定狀態(tài)。利用這個特性可將任意輸入波形變換成邊沿陡峭的矩形脈沖輸出，特別是可將邊沿變化緩慢的信號變換成邊沿陡峭的矩形脈沖。施密特觸發(fā)器具有回差特性，調節(jié)回差電壓的大小，可改變電路的抗干擾能力。44施密特觸發(fā)器為什么能將邊沿變化緩慢的信號變換成邊沿陡峭的矩形脈沖? 答：輸入信號從低電平上升的過程中，電路狀態(tài)轉換時對應的輸入電平，與輸入信號從高電平下降過程中對應的輸入轉換電平不同；在電路狀態(tài)轉換時，通過電路內部的正反饋過程使輸出電壓波形的邊沿變得很陡。45ROM主要由哪幾部分組成? 它的主要特點是什么? 答：只讀存儲器(ROM)主要由地址譯碼器、存儲矩陣和輸出緩沖級等部分組成，其主要特點是存放的數據是固定不變的，不能隨意改寫。工作時。只能根據地址讀出數據。ROM工作可靠，斷電后，存儲的數據不會丟失，因此，它常用于存儲固定數據的場合。只讀存儲器有固定ROM和可編程ROM。固定ROM由芯片制造廠向芯片寫入數據，而可編程ROM則由用戶向芯片寫人數據?？删幊蘎OM又分為一次性可編程的PROM和可擦除可編程的EPROM和E2PROM。46靜態(tài)RAM和動態(tài)RAM有哪些區(qū)別，動態(tài)RAM為什么要進行周期性刷新？ 答：隨機存取存儲器(RAM)分靜態(tài)RAM和動態(tài)RAM。靜態(tài)RAM的存儲單元為觸發(fā)器，工作時不需要刷新，但存儲容量較小。動態(tài)RAM的存儲單元是利用MOS管柵極高輸入電阻(大于1010)在柵極電容上可暫存電荷的特點來存儲信息的，由于柵極電容存在漏電，因此，工作時需要周期性地進行刷新。MOS動態(tài)存儲單元有單管、3管、4管等結構形式。動態(tài)RAM電路簡單，功耗低，集成度高，常用于大容量存儲器，但外圍電路較復雜。47什么是位擴展? 什么是字擴展? 答：一片隨機存取存儲器(RAM)的存儲容量不夠用時，可用多片RAM來擴展存儲容量。如字數夠用而位數不夠用時，可采用位擴展接法；如位數夠用而字數不夠用時，可采用字擴展接法；如字數和位數都不夠用時，剛應同時采用位擴展接法和宇擴展接法。目的是使存儲器的存儲容量擴大。48RAM和ROM有什么區(qū)別，它們各適用于什么場合? 答：隨機存取存儲器(RandomAccessMemory，簡稱RAM)是一種能夠選擇任一存儲單元寫入(存人)或讀出(取出)數據的存儲器，簡稱RAM，又稱讀寫存儲器。讀出操作時，原信息