基于AD9850的信號發(fā)生器的設計_畢業(yè)設計論文.doc

摘要本設計使用51單片機對DDS芯片進行控制，利用DDS造波的方法產生需要的正弦信號，用戶可以根據需要對芯片設定一個頻率值或相位值，通過單片機傳輸芯片控制字對芯片輸出的頻率和相位進行調節(jié)，達到用戶所需要的信號，本設計采用模塊化設計的方法，不同的模塊為實現不同的功能而設計，總體由單片機控制協(xié)調工作。利用51單片機控制DDS芯片造波，具有如下優(yōu)越性：1，造價低廉，51單片機應用廣泛，價格低廉，比較容易購買，DDS芯片價格較單片機稍高，但與價格成百上千的成品信號發(fā)生器相比，本設計經濟優(yōu)勢顯著，2，電路簡單，本設計利用單片機進行數字化控制，外圍元件較少。3，頻率控制準確高效，數字化控制的最大優(yōu)點即控制準確，分辨率高，響應快。關鍵詞：DDS 51單片機 數字控制- 13 -目錄摘要i目錄ii緒論- 1 -第一章 工作原理- 2 -1.1 DDS工作原理- 2 -第二章 電路設計- 3 -2.1設計思路- 3 -2.2 元件選型- 3 -2.3 系統(tǒng)總體框圖- 3 -第三章 元器件介紹- 4 -3.1 STC89C52RC單片機- 4 -3.2 AD9850芯片- 5 -3.3 液晶（LCD1602）介紹- 7 -第四章 調試- 8 -4.1 硬件調試- 8 -4.2 軟件調試- 12 -緒論 信號發(fā)生器使一種能產生所需要信號的一種儀器。首先，信號發(fā)生器可以分為通用和專用兩大類，專用信號發(fā)生器主要是為了某種特殊的測量目的而研制的，如電視信號發(fā)生器、編碼信號發(fā)生器等。其次，信號發(fā)生器按輸出波形又可分為正弦波形發(fā)生器、脈沖信號發(fā)生器、函數發(fā)生器等。再次，按其產生頻率的方法又可分為諧振法和合成法兩種。一般傳統(tǒng)的信號發(fā)生器都采用諧振法，即用具有選擇性的回路來產生正弦振蕩，獲得所需的頻率。但也可以通過頻率合成法來獲得所需的頻率，利用頻率合成技術制成的信號發(fā)生器，通常被稱為合成信號發(fā)生器。 目前國內生產的波形發(fā)生器大部分是利用分立元件及模擬集成電路構成的轉換量程靠手動來實現，不僅體積大而且可靠性和準確度很難進一步提高。第一章 工作原理1.1 DDS工作原理直接數字頻率合成器的基本原理：DDS是利用采樣定理，根據相位間隔對正弦信號進行取樣、量化、編碼，然后存儲在EPROM中構成一個正弦查詢表，通過查表法產生波形，它是由參考時鐘、相位累加器、正弦查詢表和D/A轉換器組成。如下圖所示：圖1.1 直接數字頻率合成原理框圖相位累加器由N位加法器與N位累加寄存器級聯構成。每來一個時鐘脈沖，N位加法器將頻率控制數據與累加寄存器輸出的累加相位數據相加，把相加后的結果送至累加寄存器的輸入端。累加寄存器一方面將在上一時鐘周期作用后所產生的新的相位數據反饋到加法器的輸入端，以使加法器在下一時鐘的作用下繼續(xù)與頻率控制數據相加；另一方面以相加后的結果形成正弦查詢表的地址，取出表中與該相位對應的單元的幅度量化正弦函數值，作為取樣地址值送入幅度/相位轉換電路。這樣就可把存儲在波形存儲器內的波形抽樣值經查表查處，完成相位到幅值轉換。波形存儲器的輸出送到D/A轉換器，D/A轉換器將數字量形式的波形幅值轉換幅值轉換成所要求合成頻率的模擬量形式信號。圖 1.2 相位累加器原理圖由此可以看出，相位累加器在每一個時鐘脈沖輸入時，把頻率控制字累加一次，相位累加器輸出的數據就是合成信號的相位。當相位累加器加滿量時就會產生一次溢出，溢出頻率就是DDS輸出的信號頻率。第二章 電路設計2.1設計思路 根據創(chuàng)新實驗設計要求，采用DDS芯片實現設計內容。本設計采用模塊化思想，即將不同功能器件分別做成不同模塊，以排線進行連接。根據功能要求，共分為四大模塊：輸入模塊、輸出模塊、造波模塊和控制模塊。其中輸入模塊為矩陣鍵盤，輸出模塊為LCD1602液晶顯示屏?？刂颇K由單片機、晶振電路和復位電路以及電源開關、指示燈構成單片機最小系統(tǒng)板，造波模塊是采用AD9850模塊產生波形。這四個模塊可以全部焊在同一個板子上。2.2 元件選型單片機選用STC公司生產的STC89C52RC單片機。DDS芯片選用AD9850芯片，液晶選用LCD1602，矩陣鍵盤選用3*4矩陣鍵盤。2.3 系統(tǒng)總體框圖本系統(tǒng)結構以單片機為核心，三大功能模塊為主干，總體框圖見下： 圖2.1 系統(tǒng)總體設計框圖2.4 主程序流程圖 圖2.2 主程序流程圖第三章 元器件介紹3.1 STC89C52RC單片機 STC89C51中有一個用于構成內部振蕩器的高增益反相放大器，引腳XTAL1和XTAL2分別是該放大器的輸入端和輸出端。這個放大器與作為反饋元件的片外石英晶體或陶瓷諧振器一起構成自激振蕩器。外接石英晶體及電容C1、C2接在放大器的反饋回路中構成并聯振蕩電路，對外接電容C1、C2雖然沒有十分嚴格的要求，但電容容量的大小會輕微影響振蕩頻率的高低、振蕩器的穩(wěn)定器、起振的難易程度及溫度穩(wěn)定性，這里選擇使用石英晶體，我們的電容使用30PF。單片機引腳圖如下： 圖3.1 51單片機管腳圖1. 主電源引腳(2根)VCC(Pin40)：電源輸入，接+5V電源GND(Pin20)：接地線2. 外接晶振引腳(2根)XTAL1(Pin19)：片內振蕩電路的輸入端XTAL2(Pin18)：片內振蕩電路的輸出端3. 控制引腳(4根)RST(Pin9)：復位引腳，引腳上出現2個機器周期的高電平將使單片機復位。ALE(Pin30)：地址鎖存允許信號PSEN(Pin29)：外部存儲器讀選通信號EA(Pin31)：訪問程序存儲器的控制信號。當為低電平是，對程序存儲器ROM的讀操作限定在外部程序存儲器。如果為高電平，則從內部程序存儲器中讀取指令。4. 可編程輸入/輸出引腳(32根)51單片機有四組8位的可編程I/O口，分別為P0、P1、P2、P3口，每個口有8位(8根引腳)，共32根，每一根引腳都可以編程。P0口(Pin3932)：8位雙向I/O口線，名稱為P0.0P0.7P1口(Pin1Pin8)：8位準雙向I/O口線，名稱為P1.0P1.7P2口(Pin21Pin28)：8位準雙向I/O口線，名稱為P2.0P2.7P3口(Pin10Pin17)：8位準雙向I/O口線，名稱為P3.0P3.73.2 AD9850芯片AD9850是AD公司采用先進的DDS技術與1996年推出的高集成度DDS頻率合成器，它內部包括可編程DDS系統(tǒng)、高性能DAC及高速比較器，能實現全數字編程控制的頻率合成器和時鐘發(fā)生器。接上精密時鐘源，AD9850可產生一個頻率純凈、頻率和相位都可編程控制的模擬正弦波輸出。此正弦波可直接用作頻率信號源或轉化成方波用作時鐘輸出。AD9850采用先進的CMOS工藝，其功耗在3.3V供電時僅為155mW，溫度范圍為-4085,如下圖為AD9850模塊的實物圖和各引腳介紹。AD9850內含可編程DDS系統(tǒng)和高速比較器，能實現全數字編程控制的頻率合成?？删幊藾DS系統(tǒng)的核心是相位累加器，它由加法器和一個N位相位寄存器組成，每來一個外部參考時鐘，相位寄存器便以步長M遞加，相位寄存器的輸出與相位控制字相加后可輸入到正弦查詢表地址上。正弦表查詢表包含一個正弦波周期的數字幅度信息，每一個地址對應正弦波中0360范圍的一個相位點，查詢表把輸入地址的相位信息映射成正弦波幅度信號，然后驅動DAC以輸出模擬量。圖3.2 AD9850實物圖CLK：系統(tǒng)時鐘頻率輸出（125MHZ）RESET：控制DDS內部DAC的輸出電流（當需要控制輸出信號的幅度時，可以控制該腳的電壓值從而控制DDS信號輸出的幅度）GND：輸入電源地VDD：輸入電源正極（+5V）RST：AD9850復位端（高電平，對芯片進行操作前需將該腳置為高電平，復位完成后將其置為低電平RST_AD9850）FQUP：數據更新位（串行/并行數據輸入時的輸入位FQ_QD_AD9850）WCLK：時鐘輸入端（串行/并行數據輸入時的輸入位CLK_AD9850）D0：數據輸入端（并行輸入數據時的低位） D1D6：數據輸入端D7：數據輸入端（并行輸入數據時的高位。當進行串行送數據時，該位是串行的數據輸入位DataIn_AD9850）ZOUT1，ZOUT2：正弦波輸出端QOUT1，QOUT2：方波輸出端3.3 液晶（LCD1602）介紹液晶顯示器的主要原理是以電流刺激液晶分子產生點、線、面并配合背部燈管構成畫面。不能顯示漢字的液晶命名規(guī)則是以點陣的列數和行數來命名的。如本設計使用的LCD1602的意思是每行顯示16個字符，共有2行?？梢诧@示漢字的液晶稱為圖形液晶，圖形液晶是以點陣的數目命名的，每個點都可以單獨控制。如12232代表該液晶有122行，32列的點陣。LCD1602內置含128個字符的ASCII字符集字庫，顯示控制用ASCII碼即可。實物圖和管腳說明如下： 圖3.3 液晶實物圖GND: 接地VDD: 電源正極V0：液晶顯示對比度調節(jié)RS: 數據/命令選擇R/W: 讀/寫選擇E: 使能信號D0-D7:數據口BL1：背光電源正極BL2：背光電源負極第四章 調試4.1 硬件調試 將元器件按照電路原理圖焊接在一個模塊實驗板上。焊接完成后，接通電源。首先檢查各指示燈是否亮起，再用萬用表測量各VCC、GND電平是否正常，然后用示波器檢查晶振電路是否啟振。仔細觸摸各個芯片，檢查有無過度發(fā)熱情況。一切檢查完成后，測試單片機復位電路是否工作良好。整體實物硬件電路圖如下： 圖4.1 整體實物圖連接示波器后，選取小、中、大三個頻率進行測