基于FPGA設(shè)計(jì)的數(shù)碼管動(dòng)態(tài)掃描顯示.doc

基于FPGA設(shè)計(jì)的數(shù)碼管動(dòng)態(tài)掃描顯示摘要：利用FPGA輸入時(shí)鐘，分頻出1Hz的計(jì)數(shù)器；利用FPGA輸入時(shí)鐘，分頻出1Hz的計(jì)數(shù)器；觸發(fā)信號控制計(jì)數(shù)器，實(shí)現(xiàn)增、減計(jì)數(shù)功能；計(jì)數(shù)器的計(jì)數(shù)范圍為09999；實(shí)現(xiàn)四位數(shù)碼管的動(dòng)態(tài)掃面顯示。關(guān)鍵詞：FPGA、分頻、記數(shù)、碼管動(dòng)態(tài)掃描1. 設(shè)計(jì)原理 為使得輸入控制電路簡單且易于實(shí)現(xiàn)，采用動(dòng)態(tài)掃描的方式實(shí)現(xiàn)設(shè)計(jì)要求。動(dòng)態(tài)掃描顯示需要由兩組信號來控制：一組是字段輸出口輸出的字形式代碼，用來控制顯示的字形，稱為斷碼；另一組是位輸出口輸出的控制信號，用來選擇第幾位數(shù)碼管工作，稱為位碼。各位數(shù)碼管的段線并聯(lián)，斷碼的輸出對各位數(shù)碼管來說都是相同的。因此在同一時(shí)刻如果各位數(shù)碼管的位選線都處于選通狀態(tài)的話，4位數(shù)碼顯示管將顯示相同的的字符，若要各位數(shù)碼管能夠顯示出與本位相應(yīng)的字符，就必須采用掃描顯示方式，即在某一時(shí)刻，只讓某一位的位選處于導(dǎo)通狀態(tài)，而其他位的位選處于關(guān)閉狀態(tài)。同時(shí)，斷線上輸出相應(yīng)要顯示字符的字形碼。這樣在同一時(shí)刻，只有選通的哪一位顯示出字符，而其他各位則是熄滅的，如此循環(huán)下去，就可以使各位數(shù)碼管顯示出將要的字符。 雖然這些字符是在不同時(shí)刻出現(xiàn)的，而且同一時(shí)刻，只顯示一位，其他各位熄滅，但由于數(shù)碼管具有余輝特性和人眼有視覺暫留現(xiàn)象，只要每位數(shù)碼管顯示間隔足夠短，給人眼印象就會(huì)是連續(xù)穩(wěn)定的顯示。 總之，多個(gè)數(shù)碼管動(dòng)態(tài)掃描顯示，是將所有數(shù)碼管的相同段=端并聯(lián)在一起，通過選通信號分時(shí)控制各個(gè)數(shù)碼管的公共端，循環(huán)一次點(diǎn)亮多個(gè)數(shù)碼管，并利用人眼的視覺暫留現(xiàn)象，只要掃描的頻率大于50HZ，將看不到閃爍現(xiàn)象。4個(gè)數(shù)碼管需要50*4=200HZ以上才能看到持續(xù)穩(wěn)定點(diǎn)亮現(xiàn)象。 2.軟件設(shè)計(jì)思想 設(shè)計(jì)利用FPGA內(nèi)部電路，經(jīng)過分頻，產(chǎn)生1HZ的掃描信號作為時(shí)鐘，驅(qū)動(dòng)計(jì)數(shù)器工作。選用模值為10的計(jì)數(shù)器，通過一個(gè)3線8線譯碼器，產(chǎn)生斷碼，依次控制4個(gè)LED的亮滅，使得某一時(shí)刻有且僅有一個(gè)LED點(diǎn)亮，同時(shí)產(chǎn)生對應(yīng)的，將點(diǎn)亮的LED數(shù)碼管賦值顯示為相應(yīng)的數(shù)字予以顯示。由于掃描頻率較高，位LED數(shù)碼管序列將顯示持續(xù)穩(wěn)定的09數(shù)碼。3.程序設(shè)計(jì)library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity led1 isport(clk,clk1:in std_logic; vss:out std_logic_vector(3 downto 0); q:out std_logic_vector(6 downto 0); k:in bit);end entity led1;architecture rt1 of led1 issignal s:std_logic_vector(1 downto 0);signal a1:std_logic_vector(1 downto 0);signal d1:std_logic_vector(3 downto 0);signal vs:std_logic_vector(3 downto 0);signal cout1,cout2,cout3,cout4:std_logic_vector(3 downto 0);begin p1:process(clk1)beginif(clk1event and clk1=1) thenif(s=11) thens=00;elses=s+1;end if;end if;end process;a1vsvsvsvs=1000; end case; vss=vs;end process;p3:process (clk,k)beginif(clkevent and clk=1) then if(k=1) thenif(cout1=1001) thencout1=0000;if(cout2=1001) thencout2=0000;if(cout3=1001) thencout3 = 0000;if(cout4 = 1001) thencout4 = 0000;elsecout4 = cout4 + 1;end if;elsecout3 = cout3 + 1;end if;elsecout2 = cout2 + 1;end if;elsecout1=cout1+1;end if;elsif(k=0) thenif(cout1=0000) thencout1=1001;if(cout2=0000) thencout2=1001;if(cout3=0000) thencout3 = 1001;if(cout4 = 0000) thencout4 = 1001;elsecout4 = cout4 -1;end if;elsecout3 = cout3 - 1;end if;elsecout2 = cout2 - 1;end if;elsecout1d1d1d1d1 null;end case; end