—簡單模型機(jī)設(shè)計(jì)微程序?qū)崿F(xiàn)PPT課件

1 第3講 簡單模型機(jī)的設(shè)計(jì) 微程序?qū)崿F(xiàn) 計(jì)算機(jī)學(xué)院張瑞華 2 模型機(jī)設(shè)計(jì)步驟 擬定指令系統(tǒng) 確定總體結(jié)構(gòu) 邏輯設(shè)計(jì) 確定控制方式 編制指令流程 編制微程序 調(diào)試 3 1 擬定指令系統(tǒng) 擬定指令系統(tǒng)將涉及到基本字長 指令格式 指令種類 尋址方式等內(nèi)容 這些內(nèi)容的確定又和總體結(jié)構(gòu)密切相關(guān) 基本字長存儲器容量為256 8 基本字長定為8位指令格式指令格式可有單字長指令和雙字長指令兩種在雙字長格式中 第二字節(jié)一般定義為操作數(shù)或操作數(shù)地址 4 操作碼OP尋址方式寄存器號尋址方式寄存器號 基本字長8位743210指令格式源操作數(shù)目的操作數(shù) 指令類型模型機(jī)有單操數(shù)指令 雙操作數(shù)指令和無操作數(shù)指令 操作碼OP共4位 最多可定義16條指令 尋址方式當(dāng)尋址方式位為0 是寄存器尋址 操作數(shù)在指定的寄存器中 相應(yīng)的寄存器號位為0是R0 為1是寄存器R1 當(dāng)尋址方式位為1時(shí) 尋址方式位和寄存器號位組合 10 是立即數(shù)尋址 操作數(shù)在指令的下一個(gè)單元 11 是直接尋址 操作數(shù)地址在指令的下一個(gè)單元 5 A B R0 R1 PC IR MAR7 0 RAM RD WR C RB CPR0 CPR1 CPPC CPIR CPMAR PB REST REST 2 確定總體結(jié)構(gòu) MA RA D BUS A BUS 三態(tài)門 圖1 6 寄存器組的設(shè)置R0 R1為通用寄存器 8位 IR為指令寄存器 8位 PC程序計(jì)數(shù)器 8位 MAR為地址寄存器 8位 加法器ALU的設(shè)置采用74181 74182實(shí)現(xiàn)選擇器的設(shè)置連入A選擇器的數(shù)據(jù)來源是RAM的讀出數(shù)據(jù)和R0寄存器的數(shù)據(jù) 連入B選擇器的數(shù)據(jù)來源是PC的數(shù)據(jù)和R1的數(shù)據(jù) 7 數(shù)據(jù)通路模型機(jī)的數(shù)據(jù)通路是以總線為基礎(chǔ) 以CPU為核心構(gòu)成的 取指令 MAA直傳CPIRRAM 選擇器A Bus IR送指令地址PBB直傳CPMARPC 選擇器B Bus MAR指令計(jì)數(shù)器 1PBA加B加1 A為0 cppcPC 選擇器B Bus PC 8 R0 R1RAA直傳CPR1R0 選擇器A Bus R1R1 RAMRBB直傳CWRR1 選擇器B Bus RAM 9 3 邏輯設(shè)計(jì) 總體結(jié)構(gòu)中 虛線框內(nèi)的RAM是FPGA之外預(yù)先配置好的 1 ALU的邏輯設(shè)計(jì)由74181和74182組成 10 圖2選擇器設(shè)計(jì) 11 2 寄存器的設(shè)計(jì)不帶復(fù)位的寄存器結(jié)構(gòu)中R0 R1通用寄存器 可存放操作數(shù)或結(jié)果 中間結(jié)果 每個(gè)寄存器均由8個(gè)D觸發(fā)器構(gòu)成 在CPRi的作用下接收總線的數(shù)據(jù)送入寄存器 輸出連入選擇器 指令寄存器IR1 IR2其結(jié)構(gòu)同通用寄存器 帶復(fù)位的寄存器結(jié)構(gòu)中MAR地址寄存器是一個(gè)帶復(fù)位的寄存器 帶復(fù)位是指當(dāng)有復(fù)位信號時(shí) MAR清零 邏輯圖如圖3所示 12 圖3帶復(fù)位的八位寄存器邏輯圖 13 程序計(jì)數(shù)器PC的設(shè)計(jì)程序計(jì)數(shù)器結(jié)構(gòu)如上圖3所示 是有復(fù)位信號的8位寄存器 PC加1是通過加法器實(shí)現(xiàn)的 復(fù)位信號RET的作用是有復(fù)位信號時(shí) 計(jì)數(shù)器PC清零 3 三態(tài)門的設(shè)計(jì)利用2片74125實(shí)現(xiàn) C H時(shí) 三態(tài) C L時(shí) Y A 14 4 部件之間的連接由系統(tǒng)結(jié)構(gòu)圖 圖1 可看出 部件之間的連接是采用以CPU為中心的總線連接方式 加法器的輸出通過總線BUS連接到所有寄存器和存儲器的輸入端 除指令寄存器IR和地址寄存器MAR的輸出端外 其它部件的輸出端分別送入選擇器A和選擇器B 連線圖如圖4所示 15 圖4 16 4 確定控制方式 控制命令是確定信息的流向 不同的數(shù)據(jù)通路需要不同的控制命令 架構(gòu)圖圖1中 涉及到了許多控制命令例如CPR0 CPMAR MA RB等等 這些命令如何產(chǎn)生 通常有兩種方式 即硬布線邏輯電路方式和微程序方式 本章模型機(jī)采用微程序方式 微程序的執(zhí)行方式采用增量 垂直方式 17 確定總體結(jié)構(gòu) A B R0 R1 PC IR MAR7 0 RAM RD WR C RB CPR0 CPR1 CPPC CPIR CPMAR PB REST REST MA RA D BUS A BUS 三態(tài)門 18 微程序控制器的結(jié)構(gòu)如圖5所示 主要由控制存儲器ROM3 ROM2 ROM1 微指令寄存器IR23 16 IR15 8 IR7 0構(gòu)成 圖5 19 微程序控制器時(shí)序 P P P脈沖的低電平用做控制存儲器讀命令 RDP脈沖的上升邊沿將讀出的微指令送 IR脈沖的上升邊沿將形成的后繼地址送微程序計(jì)數(shù)器 PC 同時(shí)將運(yùn)算結(jié)果 總線的數(shù)據(jù) 送指定的寄存器 20 3 微指令格式微指令字長24位即 IR23 IR0 1 微指令字段定義ALU控制 IR21 IR20 IR19 IR18 IR17 IR16MS3S2S1S0C0三態(tài)門控制 IR60高阻態(tài)使C 11三態(tài)門使能使C 0停機(jī)控制 IR30G 0 運(yùn)行1G 1 停機(jī) 21 A選擇器控制 IR15 IR1400備用01RA10MA11備用B選擇器控制 IR13 IR1200備用01PB10RB11備用 2 4譯碼器 互斥 2 4譯碼器 互斥 22 輸出分配 IR11 IR10 IR9000備用001CPR0010CPR1011CPPC100CPIR101CPMAR110備用111備用存儲器讀寫控制 IR5 IR410RD01WR 3 8譯碼器 互斥 23 后繼微地址形成方式 IR2 IR1 IR0000備用001 PC 1順序執(zhí)行010JP無條件轉(zhuǎn)移 地址由IR15 8提供 011QJP高四位按操碼轉(zhuǎn)移 低4位為0 100YJP給定高4位低4位按源尋址方式轉(zhuǎn)移 101MJP給定高4位低4位按目尋址方式轉(zhuǎn)移 110備用111備用 3 8譯碼器 互斥 24 2 微命令形成邏輯微命令形成邏輯電路如圖6所示 圖中二 四譯碼器邏輯原理如7圖7所示 三 八譯碼器邏輯原理如7圖8所示 圖6 25 26 PC 微地址形成部件 P LD JP QJP 操作嗎IR8 5 微指令 IR15 8 圖9后繼地址形成部件是多路選擇器 3 后繼微地址產(chǎn)生邏輯為簡單起見只選三種后繼微地址生成方式即增量方式 無條件轉(zhuǎn)移方式 按操作碼轉(zhuǎn)移方式 其結(jié)構(gòu)框圖如圖9所示 當(dāng)LD 1時(shí) 微程序計(jì)數(shù) PC執(zhí)行加1操作 當(dāng)LD 0時(shí)且JP 1時(shí) 無條件轉(zhuǎn)移 有微指令的中八位提供轉(zhuǎn)移地址 當(dāng)LD 0時(shí)且QJP 1時(shí) 按操作碼轉(zhuǎn)移 27 PC的設(shè)計(jì) 28 功能 多路選擇器當(dāng)JP 1 QJP 0時(shí) Y7Y6Y5Y4Y3Y2Y1Y0 IR15 IR14 IR13 IR12 IR11 IR10 IR9 IR8當(dāng)JP 0 QJP 1時(shí) Y7Y6Y5Y4Y3Y2Y1Y0 IR7IR6IR5IR40000鏈接時(shí) Y7Y6Y5Y4Y3Y2Y1Y0連接 PC的D7 D0 PC的RE接高電平vcc 29 4 微程序編寫 編寫程序MOV105 R0MOV201 R1ADDR0 R1MOV3R1 FA HALT 2 操作碼二進(jìn)制代碼MOV1 0001MOV2 0010ADD 0011MOV3 0100HALT 0101 30 操作碼OP尋址方式寄存器號尋址方式寄存器號 基本字長8位743210指令格式源操作數(shù)目的操作數(shù) 指令類型模型機(jī)有單操數(shù)指令 雙操作數(shù)指令和無操作數(shù)指令 操作碼OP共4位 最多可定義16條指令 尋址方式當(dāng)尋址方式位為0 是寄存器尋址 操作數(shù)在指定的寄存器中 相應(yīng)的寄存器號位為0是R0 為1是寄存器R1 當(dāng)尋址方式位為1時(shí) 尋址方式位和寄存器號位組合 10 是立即數(shù)尋址 操作數(shù)在指令的下一個(gè)單元 11 是直接尋址 操作數(shù)地址在指令的下一個(gè)單元 31 程序代碼 地址代碼地址內(nèi)容000011000100000101200101001300000001400110001501000111611110101701010000 32 3 微程序入口 十六進(jìn)制代碼 取指周期微指令入口 00HMOV1執(zhí)行周期微指令入口 10HMOV2執(zhí)行周期微指令入口 20HADD執(zhí)行周期微指令入口 30HMOV3執(zhí)行周期微指令入口 40HHALT執(zhí)行周期微指令入口 50H 33 4 指令執(zhí)行流程00 RAM IR PC 1 PC10 20 30 40 PC MARPC MARR0 R1 R1PC MARG 1 PC 1 PCPC 1 PCPC MARPC 1 PC RAM R0RAM R1JPRAM MAR PC MARPC MARR1 RAM JPJPPC MAR JP 34 5 編制微程序 根據(jù)指令流程和微指令格式就可以開始編制微程序 指令流程中每一個(gè)流程對應(yīng)一條微指令 結(jié)合總體結(jié)構(gòu)框圖圖1 寫出這個(gè)流程所對應(yīng)的數(shù)據(jù)通路的控制命令 例RAM IR所需的控制命令是MA CPIR并在表3 1中的相應(yīng)位置填寫上 1 不需要的命令填寫 0 另外每一條微指令都要確定下條微指令地址的生成方式 35 總體結(jié)構(gòu) A B R0 R1 PC IR MAR7 0 RAM RD WR C RB CPR0 CPR1 CPPC CPIR CPMAR PB REST REST MA RA D BUS A BUS 三態(tài)門 36 37 微代碼 38 在驗(yàn)收時(shí) 為使用連續(xù)脈沖 增加下列啟動 停止電路 39 5調(diào)試1 FPGA系統(tǒng)平臺上的所有開關(guān)和發(fā)光二極管 除L之外 均隨意編程用作數(shù)據(jù)輸入和狀態(tài)顯示 選擇系統(tǒng)結(jié)構(gòu)中典型部件進(jìn)行功能測試看是否滿足要求 若有錯(cuò)改之 典型部件如下 選擇器A帶復(fù)位的寄存器MAR不帶復(fù)位的寄存器R0程序計(jì)數(shù)器PC 40 在部件設(shè)計(jì)無錯(cuò) 連線無錯(cuò) FPGA的管腳定義無錯(cuò)時(shí)可生成下載文件下載到FPGA中 2 單片機(jī)系統(tǒng)微程序經(jīng)過檢查無誤后通過 計(jì)算機(jī)組成原理與系統(tǒng)結(jié)構(gòu)安裝軟件 以十六進(jìn)制寫入3 RAM2 RAM和1 RAM的相應(yīng)單元中去 然后再讀出檢查看是否正確 有錯(cuò)改之 寫入代碼時(shí)RAM2 和RAM1 是分別寫入的 要注意單元的對應(yīng) 匯編程序以十六進(jìn)制代碼從0單元開始寫入RAM的相應(yīng)單元中 41 6統(tǒng)調(diào)具體步驟如下 1 按復(fù)位鍵RET使MAR清0 指令計(jì)數(shù)器PC清0 保證從存儲器0號單元取指令 使微程序計(jì)數(shù)器UPC清0 保證從3 RAM 2 ROM 1 ROM的0 單元取出取指令微程序的第一條微指令 42 2 執(zhí)行微程序按復(fù)位鍵后 PC PC MAR為0 按一次脈沖鍵產(chǎn)生一負(fù)脈沖 作為 RD 將ROM1 ROM2 0號單元的16位微指令代碼讀出 用的上升沿將微指令送入 IR15 0 看是否正確 第一條微指令產(chǎn)生的命令是 MA RD2 CPIR 后繼微地址產(chǎn)生方式為 PC 1 其操作是