大規(guī)模集成電路-09ppt課件

大規(guī)模集成電路 張俊 LSI設(shè)計(jì)流程 2 需求 需求分析 需求規(guī)格 系統(tǒng)設(shè)計(jì) 系統(tǒng)體系結(jié)構(gòu)設(shè)計(jì) 系統(tǒng)規(guī)格 軟件規(guī)格 硬件規(guī)格 軟件設(shè)計(jì) C 功能設(shè)計(jì) RTL 邏輯設(shè)計(jì) GATE 版圖設(shè)計(jì) 可測(cè)性設(shè)計(jì) GDS TESTPattern 制造 測(cè)試 封裝 本講的內(nèi)容 3 1功能 邏輯驗(yàn)證概要2功能 邏輯驗(yàn)證方式3高位綜合與驗(yàn)證4驗(yàn)證方式的比較 第九講功能 邏輯驗(yàn)證 SystemLSI的驗(yàn)證 4 HostCPU DMAC Memory EmbeddedCPU DataInput DataOutput ExternalMemory MemI O HostI O MPEGDecoder 例 SetTopBoxSystem 1 功能驗(yàn)證 HW SW的單體功能驗(yàn)證 HW SW接口的驗(yàn)證 時(shí)序驗(yàn)證 系統(tǒng)整體功能驗(yàn)證2 性能驗(yàn)證 總線負(fù)載 處理性能 畫(huà)質(zhì) 音質(zhì)等的驗(yàn)證 軟硬件協(xié)調(diào)驗(yàn)證 SystemLSI驗(yàn)證的問(wèn)題點(diǎn) 5 1 設(shè)計(jì)的大規(guī)模化例 超過(guò)1000萬(wàn)的電路規(guī)模問(wèn)題 驗(yàn)證工具無(wú)法支持 驗(yàn)證速度太慢 無(wú)法按時(shí)交貨對(duì)策 將系統(tǒng)分割驗(yàn)證 提高驗(yàn)證模型 設(shè)計(jì)層次的抽象化水平 使用高速但高價(jià)的驗(yàn)證工具 增加驗(yàn)證資源 人力 硬件等 SystemLSI驗(yàn)證的問(wèn)題點(diǎn) 6 2 設(shè)計(jì)的復(fù)雜化例 多個(gè)CPU 多種類IP 復(fù)雜總線的LSI構(gòu)成問(wèn)題 創(chuàng)建測(cè)試模式難度大 測(cè)試遺漏等對(duì)策 采用遺漏較少的測(cè)試方法 形式驗(yàn)證 導(dǎo)入驗(yàn)證指標(biāo) 驗(yàn)證覆蓋范圍 3 開(kāi)發(fā)周期的縮短化例 驗(yàn)證時(shí)間占LSI開(kāi)發(fā)周期的70 問(wèn)題 LSI開(kāi)發(fā)的后期工程再發(fā)現(xiàn)設(shè)計(jì)錯(cuò)誤的話 必然會(huì)導(dǎo)致設(shè)計(jì)返工及驗(yàn)證時(shí)間的延長(zhǎng)對(duì)策 導(dǎo)入系統(tǒng)級(jí)驗(yàn)證 從而在較高抽象度水平進(jìn)行早期驗(yàn)證 利用已得到充分驗(yàn)證的IP 不同設(shè)計(jì)階段的驗(yàn)證 7 算法級(jí)設(shè)計(jì) 體系結(jié)構(gòu)設(shè)計(jì) 軟件設(shè)計(jì) RTL設(shè)計(jì) Gate設(shè)計(jì) 版圖設(shè)計(jì) 芯片制造 裝置組裝 算法驗(yàn)證 體系結(jié)構(gòu)驗(yàn)證 包含HW SW協(xié)調(diào)驗(yàn)證 RTL驗(yàn)證 門級(jí)驗(yàn)證時(shí)序分析 版圖驗(yàn)證 芯片驗(yàn)證 組裝驗(yàn)證 基于HDL驗(yàn)證 基于C C 驗(yàn)證 HW SW協(xié)調(diào)驗(yàn)證 設(shè)計(jì)抽象度與驗(yàn)證速度 8 設(shè)計(jì)抽象度 驗(yàn)證速度 時(shí)序精度的權(quán)衡 設(shè)計(jì)抽象度 驗(yàn)證速度 時(shí)序精度 高 快 低 低 慢 高 抽象度 EDA工具 抽象度 9 抽象度指驗(yàn)證模型功能 構(gòu)造 通信方法 時(shí)間概念等信息的詳細(xì)程度 驗(yàn)證模型的抽象度水平由設(shè)計(jì)階段及目的決定 從硬件模塊M1向模塊M2寫(xiě)數(shù)據(jù)的例子 本講的內(nèi)容 10 1功能 邏輯驗(yàn)證概要2功能 邏輯驗(yàn)證方式 1 Simulation方式 2 Emulation方式 3 形式驗(yàn)證方式 4 HW SW協(xié)調(diào)驗(yàn)證方式3高位綜合與驗(yàn)證4驗(yàn)證方式的比較 第九講功能 邏輯驗(yàn)證 功能 邏輯驗(yàn)證方式的分類 11 HW SW協(xié)調(diào)驗(yàn)證方式 HW驗(yàn)證方式 SW驗(yàn)證方式 HW功能驗(yàn)證的分類 12 本講的內(nèi)容 13 1功能 邏輯驗(yàn)證概要2功能 邏輯驗(yàn)證方式 1 Simulation方式 2 Emulation方式 3 形式驗(yàn)證方式 4 HW SW協(xié)調(diào)驗(yàn)證方式3高位綜合與驗(yàn)證4驗(yàn)證方式的比較 第九講功能 邏輯驗(yàn)證 EventDrivenSimulation 14 只對(duì)電路中有信號(hào)變化的部分進(jìn)行運(yùn)算及信號(hào)傳播的手法 參考 時(shí)輪 TimeWheel 方式 15 在順序執(zhí)行的計(jì)算機(jī)上進(jìn)行并行處理及時(shí)間概念相關(guān)處理時(shí) 時(shí)輪方式作為事件管理方法被廣泛應(yīng)用 假定G1 G2 G3 G4的延遲為1ns 配線延遲為0 輸入a b c為0 1ns后c變?yōu)? 3ns后a變?yōu)? 如右圖所示向時(shí)輪登錄事件 事件按 1 2 3 4 的次序登錄 再被順序執(zhí)行 CycleBasedSimulation 16 將寄存器 FF 間組合電路的邏輯抽出并簡(jiǎn)化 反復(fù)執(zhí)行組合電路運(yùn)算處理及寄存器值更新處理的驗(yàn)證方式 RTL Netlist 邏輯綜合 CycleBasedSimulator 靜態(tài)時(shí)序解析 延遲驗(yàn)證 Sim 以同步電路為對(duì)象 由于對(duì)組合電路進(jìn)行簡(jiǎn)化 驗(yàn)證速度比事件驅(qū)動(dòng)方式要高出1到2個(gè)數(shù)量級(jí) CycleBasedSimulation例 17 EventDrivenSimulator CycleBasedSimulator 電路以邏輯單元來(lái)表現(xiàn) 事件及延遲的管理比較復(fù)雜 從HDL描述中抽出電路構(gòu)造 簡(jiǎn)化 f a b c d 無(wú)法反應(yīng)延遲 參考 靜態(tài)時(shí)序解析 STA 18 基于傳統(tǒng)門級(jí)仿真器的邏輯 延遲同時(shí)驗(yàn)證非常慢 將邏輯驗(yàn)證與時(shí)序解析分離 靜態(tài)時(shí)序解析 邏輯功能驗(yàn)證 具備專用驗(yàn)證引擎的仿真器 19 硬件模擬器不使用一般用途的計(jì)算機(jī) 而是帶有仿真專用處理器的仿真器 實(shí)際芯片 RealChip 仿真器驗(yàn)證對(duì)象的一部分已以LSI的形式存在的話 對(duì)其LSI施加實(shí)際信號(hào) 其余部分與仿真器連接進(jìn)行整個(gè)系統(tǒng)的仿真驗(yàn)證 參考 隨機(jī)驗(yàn)證 20 僅僅以硬件描述語(yǔ)言來(lái)描述驗(yàn)證科目對(duì)應(yīng)的驗(yàn)證模式 對(duì)于復(fù)雜驗(yàn)證對(duì)象 很難提高驗(yàn)證覆蓋率 而且 相比較人所想定的驗(yàn)證模式 沒(méi)有想到的驗(yàn)證模式更加重要 因此 以驗(yàn)證模式描述語(yǔ)言 1生產(chǎn)隨機(jī)的驗(yàn)證模式并按照隨機(jī)時(shí)序輸入的驗(yàn)證方式被提出 即所謂隨機(jī)驗(yàn)證 隨機(jī)驗(yàn)證有利于在早期階段提高驗(yàn)證覆蓋率 作為縮短硬件驗(yàn)證周期的技術(shù)已變得越來(lái)越重要 1 e語(yǔ)言 PSL語(yǔ)言 PropertySpecificationLanguage SCV SystemVerilog等 本講的內(nèi)容 21 1功能 邏輯驗(yàn)證概要2功能 邏輯驗(yàn)證方式 1 Simulation方式 2 Emulation方式 3 形式驗(yàn)證方式 4 HW SW協(xié)調(diào)驗(yàn)證方式3高位綜合與驗(yàn)證4驗(yàn)證方式的比較 第九講功能 邏輯驗(yàn)證 Emulator 22 Emulator 將作為驗(yàn)證對(duì)象的電路寫(xiě)入FPGA 使其以接近實(shí)際芯片狀態(tài)進(jìn)行工作的驗(yàn)證方式 參考 InCircuitEmulator ICE 23 可從外部觀察處理器動(dòng)作的工具 Break 基于指定的條件中止程序執(zhí)行的功能 RealtimeTrace 不中止處理器運(yùn)行 可觀察執(zhí)行歷史記錄的功能 評(píng)價(jià)芯片 目標(biāo)芯片 具備調(diào)試功能的接口 EmulationMemory 用可讀寫(xiě)存儲(chǔ)器代替ROM 參考 PrototypingBoard 24 將CPU等事先確定好的已得到充分驗(yàn)證部分做成評(píng)價(jià)板 再將待測(cè)試的用戶電路寫(xiě)入FPGA的驗(yàn)證方式 本講的內(nèi)容 25 1功能 邏輯驗(yàn)證概要2功能 邏輯驗(yàn)證方式 1 Simulation方式 2 Emulation方式 3 形式驗(yàn)證方式 4 HW SW協(xié)調(diào)驗(yàn)證方式3高位綜合與驗(yàn)證4驗(yàn)證方式的比較 第九講功能 邏輯驗(yàn)證 形式驗(yàn)證 26 規(guī)格 測(cè)試模式 設(shè)計(jì) 規(guī)格 Property 設(shè)計(jì) 規(guī)格 設(shè)計(jì) 與參考值是否一致 是否滿足Property 是否等價(jià) 針對(duì)某個(gè)輸入來(lái)驗(yàn)證設(shè)計(jì)是否滿足規(guī)格 針對(duì)可證明Property的所有輸入來(lái)驗(yàn)證設(shè)計(jì)是否滿足規(guī)格 針對(duì)所有輸入來(lái)驗(yàn)證設(shè)計(jì)是否與規(guī)格一致 形式驗(yàn)證 組合電路的等價(jià)驗(yàn)證 27 將邏輯轉(zhuǎn)換為共同的表現(xiàn)形式 再進(jìn)行比較以確定是否等價(jià) netlist netlist RTL VS VS 邏輯表現(xiàn)形式 邏輯表現(xiàn)形式 邏輯表現(xiàn)形式 比較 比較 形式驗(yàn)證 BDD 邏輯表現(xiàn)形式的例 28 BDD的性質(zhì) 輸入變量順序相同并且邏輯等價(jià)時(shí) BDD的形狀一定相同 輸入變量順序變化時(shí) BDD的形狀及大小也變化 不擅長(zhǎng)表現(xiàn)乘法 XOR 組合電路等價(jià)驗(yàn)證系統(tǒng)的效果 29 RTL netlist IfAthenifBthenF C elseF D ElseF E 比較 RTL NET 的一致判定 邏輯式的等價(jià)判定 形式驗(yàn)證工具 仿真結(jié)果的比較 以前的方法 驗(yàn)證時(shí)間2個(gè)小時(shí)沒(méi)有遺漏 驗(yàn)證時(shí)間15天驗(yàn)證不充分 形式驗(yàn)證 Property驗(yàn)證 30 HDL Property 讀入 Property驗(yàn)證 結(jié)果 反例 生成違反規(guī)格的測(cè)試模式 SafetyProperty 一定發(fā)生什么 絕對(duì)不發(fā)生什么 例如 A一定小于100 A和B絕對(duì)不同時(shí)為0 LivenessProperty 滿足某個(gè)條件時(shí)一定發(fā)生什么 例如 當(dāng)A 1時(shí)B一定等于0 Property驗(yàn)證 1 將驗(yàn)證科目以Property的形式描述 2 從HDL描述中抽出有限狀態(tài)機(jī) 3 探索所有的狀態(tài)空間 檢查是否與Property描述一致 等價(jià)驗(yàn)證 TheoremProver 31 算法描述 數(shù)學(xué)模型化 基于邏輯簡(jiǎn)單化 歸納法及項(xiàng)目替代的等價(jià)證明 本講的內(nèi)容 32 1功能 邏輯驗(yàn)證概要2功能 邏輯驗(yàn)證方式 1 Simulation方式 2 Emulation方式 3 形式驗(yàn)證方式 4 HW SW協(xié)調(diào)驗(yàn)證方式3高位綜合與驗(yàn)證4驗(yàn)證方式的比較 第九講功能 邏輯驗(yàn)證 HW SW協(xié)調(diào)驗(yàn)證的效果 33 HW SW協(xié)調(diào)驗(yàn)證的抽象度 34 本講的內(nèi)容 35 1功能 邏輯驗(yàn)證概要2功能 邏輯驗(yàn)證方式 1 Simulation方式 2 Emulation方式 3 形式驗(yàn)證方式 4 HW SW協(xié)調(diào)驗(yàn)證方式3高位綜合與驗(yàn)證4驗(yàn)證方式的比較 第九講功能 邏輯驗(yàn)證 高位綜合的驗(yàn)證問(wèn)題 36 C RTL 高位綜合 算法級(jí)驗(yàn)證 C語(yǔ)言調(diào)試的印象 高速 但無(wú)時(shí)序信息 RTL驗(yàn)證 HDL仿真驗(yàn)證的印象 包含邏輯及時(shí)序信息 但速度很慢 驗(yàn)證精度 驗(yàn)證時(shí)間上存在很大差異 時(shí)鐘級(jí)驗(yàn)證模型 37 C RTL 高位綜合 算法級(jí)驗(yàn)證 C語(yǔ)言調(diào)試的印象 高速 但無(wú)時(shí)序信息 RTL驗(yàn)證 HDL仿真驗(yàn)證的印象 包含邏輯及時(shí)序信息 但速度很慢 時(shí)鐘精度的HW驗(yàn)證 系統(tǒng)級(jí)的性能評(píng)估 HW SW的I F時(shí)序驗(yàn)證 時(shí)鐘級(jí)驗(yàn)證 時(shí)鐘級(jí)驗(yàn)證模型 高速化 追加 高位綜合的調(diào)試問(wèn)題 38 綜合導(dǎo)致寄存器 運(yùn)算器的共享 數(shù)據(jù)通道與FSM的分離 必須具備C代碼層次的調(diào)試功能 代溝 C語(yǔ)言與RTL的對(duì)應(yīng)非常復(fù)雜 RTL仿真的調(diào)試非常困難 高位綜合后的調(diào)試功能例 Cyber 39 C代碼顯示功能 將FSM上現(xiàn)在狀態(tài)的位置置換顯示為C代碼的行位置 C變量值顯示功能 將數(shù)據(jù)通道上寄存器的值置換顯示為C代碼的變量 本講的內(nèi)容 40 1功能 邏輯驗(yàn)證概要2功能 邏輯驗(yàn)證方式 1 Simulation方式 2 Emulation方式 3 形式驗(yàn)證方式 4 HW SW協(xié)調(diào)驗(yàn)證方式3高位綜合與驗(yàn)證4驗(yàn)證方式的比較 第九講功能 邏輯驗(yàn)證 驗(yàn)證工具的處理速度 41 描述抽象度 算法級(jí)驗(yàn)證 RTL驗(yàn)證 門級(jí)驗(yàn)證 1 10 100 幾十萬(wàn) 幾千萬(wàn) 幾億 驗(yàn)證時(shí)鐘數(shù) Macro設(shè)計(jì) 芯片設(shè)計(jì) 系統(tǒng)設(shè)計(jì) SOC HDLSimulator NetlistSimulator CycleBasedSimulator CSimulator HardwareSimulator Emulator C Simulator FP