第六章-計(jì)數(shù)器2、任意進(jìn)制計(jì)數(shù)器的構(gòu)成1...ppt

數(shù)字電子技術(shù)基礎(chǔ),閻石主編（第五版）,信息科學(xué)與工程學(xué)院基礎(chǔ)部,1,一同步二進(jìn)制計(jì)數(shù)器（P278）,1同步二進(jìn)制加法計(jì)數(shù)器,6.3.2計(jì)數(shù)器,示例芯片,*中規(guī)模集成的4位同步二進(jìn)制計(jì)數(shù)器74161(74LS161):,2、4位同步二進(jìn)制減法計(jì)數(shù)器（P284）,3、4位同步二進(jìn)制可逆計(jì)數(shù)器,示例芯片,a.單時(shí)鐘方式74LS191,b.雙時(shí)鐘方式74LS193,2,二、同步十進(jìn)制計(jì)數(shù)器（P287）,1、同步十進(jìn)制加法計(jì)數(shù)器,示例芯片,*中規(guī)模集成的4位同步二進(jìn)制計(jì)數(shù)器74160(74LS160):,2、同步十進(jìn)制減法計(jì)數(shù)器（P292）,3、十進(jìn)制可逆計(jì)數(shù)器74LS190：,3,*中規(guī)模集成的4位同步二進(jìn)制計(jì)數(shù)器74161(74LS161):,其邏輯圖形符號(hào)及功能表如圖所示。,6.3.2計(jì)數(shù)器,注：74161和74LS161只是內(nèi)部電路結(jié)構(gòu)有些區(qū)別。74LS163也是4位二進(jìn)制加法計(jì)數(shù)器，但清零方式是同步清零,4,*中規(guī)模集成同步十進(jìn)制計(jì)數(shù)器74160(74LS160):,74160(74LS160)邏輯符號(hào)和功能表如圖所示。,注：74LS160為十進(jìn)制計(jì)數(shù)器，故進(jìn)位脈沖是在1001時(shí)出現(xiàn)的，而161為十六進(jìn)制，進(jìn)位脈沖是在1111時(shí)出現(xiàn)的。,6.3.2計(jì)數(shù)器,5,三、異步計(jì)數(shù)器,在異步計(jì)數(shù)器中，有的觸發(fā)器直接受輸入計(jì)數(shù)脈沖控制，有的觸發(fā)器則是把其它觸發(fā)器的輸出信號(hào)作為自己的時(shí)鐘脈沖，因此各個(gè)觸發(fā)器狀態(tài)變換的時(shí)間先后不一，故被稱(chēng)為“異步計(jì)數(shù)器”。,6,三、異步計(jì)數(shù)器,1.異步二進(jìn)制計(jì)數(shù)器,6.3.2計(jì)數(shù)器,原則：每1位從“1”變“0”時(shí)，向高位發(fā)出進(jìn)位，使高位翻轉(zhuǎn),構(gòu)成方法：觸發(fā)器接成計(jì)數(shù)器形式，時(shí)鐘CLK加在最低位，高位脈沖接在低位的Q端。在末位+1時(shí)，從低位到高位逐位進(jìn)位方式工作。,.異步二進(jìn)制加法計(jì)數(shù)器,7,右圖是由JK觸發(fā)器構(gòu)成的異步3位二進(jìn)制加法計(jì)數(shù)器。波形如圖所示,6.3.2計(jì)數(shù)器,8,異步二進(jìn)制減法計(jì)數(shù)器,6.3.2計(jì)數(shù)器,構(gòu)成方法：觸發(fā)器接成計(jì)數(shù)器形式，時(shí)鐘CLK加在最低位，高位脈沖接在低位的Q端。在末位-1時(shí)，從低位到高位逐位借位方式工作。,原則：每1位從“0”變“1”時(shí)，向高位發(fā)出借位，使高位翻轉(zhuǎn),9,右圖是由JK觸發(fā)器構(gòu)成的異步3位二進(jìn)制減法計(jì)數(shù)器。波形如圖所示,6.3.2計(jì)數(shù)器,10,2.異步十進(jìn)制（加法）計(jì)數(shù)器,6.3.2計(jì)數(shù)器,原理：在4位二進(jìn)制異步加法計(jì)數(shù)器上修改而成，要跳過(guò)10101111這六個(gè)狀態(tài),11,由JK觸發(fā)器構(gòu)成的異步十進(jìn)制計(jì)數(shù)器,其邏輯電路如圖所示，其狀態(tài)表及時(shí)序圖與同步十進(jìn)制計(jì)數(shù)器相同。,6.3.2計(jì)數(shù)器,12,*二五十進(jìn)制異步計(jì)數(shù)器74LS290:,其邏輯圖如圖所示,6.3.2計(jì)數(shù)器,示例芯片（P298）,13,CLK0為計(jì)數(shù)輸入端，Q0為輸出：二進(jìn)制計(jì)數(shù)器；CLK1為輸入端，Q1、Q2、Q3為輸出：五進(jìn)制計(jì)數(shù)器；CLK0為計(jì)數(shù)輸入端，CLK1與Q0相連，Q0、Q1、Q2、Q3為輸出：十進(jìn)制計(jì)數(shù)器。R01、R02：異步置0(0000)輸入端S91、S92：異步置9(1001)輸入端,14,其邏輯符號(hào)及功能表如圖所示,6.3.2計(jì)數(shù)器,15,常用TTL計(jì)數(shù)器,16,四、任意進(jìn)制計(jì)數(shù)器的構(gòu)成方法,若已有N進(jìn)制計(jì)數(shù)器（如74LS161)，現(xiàn)在要實(shí)現(xiàn)M進(jìn)制計(jì)數(shù)器,6.3.2計(jì)數(shù)器,N進(jìn)制,M進(jìn)制,任意進(jìn)制計(jì)數(shù)器只能用已有的計(jì)數(shù)器芯片通過(guò)外電路的不同連接方式實(shí)現(xiàn)，即用組合電路產(chǎn)生復(fù)位、置位信號(hào)得到任意進(jìn)制計(jì)數(shù)器。,17,1.MN的情況,36,（2）當(dāng)M為素?cái)?shù)時(shí)，不能分解為M1和M2，采用整體清0/整體置數(shù)方式。,首先將兩片N進(jìn)制計(jì)數(shù)器按串行進(jìn)位方式或并行進(jìn)位方式聯(lián)成NNM進(jìn)制計(jì)數(shù)器，再按照MN的置零法和置數(shù)法構(gòu)成M進(jìn)制計(jì)數(shù)器。此方法適合任何M進(jìn)制（可分解和不可分解）計(jì)數(shù)器的構(gòu)成。,37,【例】用74160實(shí)現(xiàn)100進(jìn)制計(jì)數(shù)器。,(1)并行進(jìn)位，M=100=10*10。,C,38,【例】用74160實(shí)現(xiàn)100進(jìn)制計(jì)數(shù)器。,(2)串行進(jìn)位，M=100=10*10。,為什么進(jìn)位端要加一個(gè)反相器？不加會(huì)有什么結(jié)果？,39,C,為什么進(jìn)位端要加一個(gè)反相器？不加會(huì)有什么結(jié)果？,40,【例】用74160實(shí)現(xiàn)24進(jìn)制計(jì)數(shù)器。,整體置零法,M=24，在SM=S24=00100100處反饋清零。,1,1,41,CLK,CO,1,2,3,4,5,6,18,19,20,21,22,23,24,42,【例】用74160實(shí)現(xiàn)24進(jìn)制計(jì)數(shù)器。,整體置數(shù)法,1,1,i=0,M=24，在Si+M-1=S23=00100011處反饋置零。,43,【例】用74160實(shí)現(xiàn)24進(jìn)制計(jì)數(shù)器。,整體置數(shù)法,1,1,i=2,M=24，在Si+M-1=S25=00100101處反饋置零。,1,44,【例】用74160實(shí)現(xiàn)63進(jìn)制計(jì)數(shù)器。,整體置零法,M=63，在SM=S63=01100011處反饋清零。,1,1,45,【例】用74160實(shí)現(xiàn)63進(jìn)制計(jì)數(shù)器。,整體置數(shù)法,1,1,i=0,M=63，在Si+M-1=S62=01100010處反饋置零。,46,【例】用74160實(shí)現(xiàn)63進(jìn)制計(jì)數(shù)器。,整體置數(shù)法,1,1,i=6,M=63，在Si+M-1=S68=01101000處反饋置零。,1,47,【例】試?yán)弥昧惴ê椭脭?shù)法由兩片74LS161構(gòu)成53進(jìn)制加法計(jì)數(shù)器。,解：用整體法先將兩片74LS161構(gòu)成256進(jìn)制（1616進(jìn)制），該256進(jìn)制計(jì)數(shù)器實(shí)際為二進(jìn)制計(jì)數(shù)器(28),6.3.2計(jì)數(shù)器,注意！,故若由74LS161構(gòu)成53進(jìn)制計(jì)數(shù)器，先要將53化成二進(jìn)制數(shù)碼，再根據(jù)整體置數(shù)法或整體置零法實(shí)現(xiàn)53進(jìn)制。,48,轉(zhuǎn)換過(guò)程：,(53)D=()B,例：,110101,商為0,49,【例】試?yán)弥昧惴ê椭脭?shù)法由兩片74LS161構(gòu)成53進(jìn)制加法計(jì)數(shù)器。,解：若由74LS161構(gòu)成53進(jìn)制計(jì)數(shù)器，其構(gòu)成的256進(jìn)制實(shí)際為二進(jìn)制計(jì)數(shù)器(28),故先要將53化成二進(jìn)制數(shù)碼,6.3.2計(jì)數(shù)器,（53)D（110101)B,（00110101)B,（1）整體置零法實(shí)現(xiàn)53進(jìn)制。（M=53）,50,利用整體置零法由74LS161構(gòu)成53進(jìn)制加法計(jì)數(shù)器如圖所示。,實(shí)現(xiàn)從00000000到00110100的53進(jìn)制計(jì)數(shù)器,十進(jìn)制數(shù)53對(duì)應(yīng)的二進(jìn)制數(shù)為00110101,1010,1100,51,【例】試?yán)弥昧惴ê椭脭?shù)法由兩片74LS161構(gòu)成53進(jìn)制加法計(jì)數(shù)器。,解：若由74LS161構(gòu)成53進(jìn)制計(jì)數(shù)器，其構(gòu)成的256進(jìn)制實(shí)際為二進(jìn)制計(jì)數(shù)器(28),故先要將53化成二進(jìn)制數(shù)碼,6.3.2計(jì)數(shù)器,（53)D（110101)B,（00110101)B,（2）整體置數(shù)法實(shí)現(xiàn)53進(jìn)制。(M=53),52,利用整體置數(shù)法由74LS161構(gòu)成53進(jìn)制加法計(jì)數(shù)器如圖所示。,實(shí)現(xiàn)從00000000到00110100的53進(jìn)制計(jì)數(shù)器,十進(jìn)制數(shù)53對(duì)應(yīng)的二進(jìn)制數(shù)為00110101,0010,1100,53,【例】試?yán)弥昧惴ê椭脭?shù)法由兩片74LS161構(gòu)成53進(jìn)制加法計(jì)數(shù)器。,解：若由74LS161構(gòu)成53進(jìn)制計(jì)數(shù)器，其構(gòu)成的256進(jìn)制實(shí)際為二進(jìn)制計(jì)數(shù)器(28),故先要將53化成二進(jìn)制數(shù)碼