計算機體系結(jié)構(gòu)復(fù)習(xí)計算題.doc

1. 將計算機系統(tǒng)中某一功能的處理速度加快10倍，但該功能的處理時間僅為整個系統(tǒng)運行時間的40%，則采用此增強功能方法后，能使整個系統(tǒng)的性能提高多少？ 根據(jù)Amdahl定律可知： 系統(tǒng)加速比 由題可知： 可改進比例 = 40% = 0.4部件加速比 = 10 系統(tǒng)加速比 = 1.56 采用此增強功能方法后，能使整個系統(tǒng)的性能提高1.56倍。2. 假設(shè)一臺計算機的I/O處理占10，當(dāng)其CPU性能改進到原來的10倍時，而I/O性能僅改進為原來的兩倍時，系統(tǒng)總體性能會有什么改進？加速比1/（10%/2+90%/10）=7.14本題反映了Amdahl定律，要改進一個系統(tǒng)的性能要對各方面性能都進行改進，不然系統(tǒng)中最慢的地方就成為新系統(tǒng)的瓶頸。3. 雙輸入端的加、乘雙功能靜態(tài)流水線有1、2、3、4四個子部件，延時分別為t, t, 2t, t，“加”由124組成，“乘”由134組成，輸出可直接返回輸入或鎖存?，F(xiàn)執(zhí)行 （1） 畫出流水時空圖，標(biāo)出流水線輸入端數(shù)據(jù)變化情況。（2） 求運算全部完成所需的時間和流水線效率。（3） 找出瓶頸子過程并將其細分，重新畫出時空圖并計算流水時間和效率。（1） 部件 結(jié)果輸入a1 a2 a3 a4 a1+b1 a2+b2 a3+b3 a4+b4 b1 b2 b3 b4 c1 c2 c3 c4 t4321（2）由上圖可知，全部運算完的時間是23t。 （3） 43-23-1 2 1輸入a1 a2 a3 a4 a1+b1 a2+b2 a3+b3 a4+b4 b1 b2 b3 b4 c1 c2 c3 c4 結(jié)果t部件 由上圖可知，流水時間為20t。 4. 有一條流水線如下所示。(1) 求連續(xù)輸入5指令，該流水線的實際吞吐率和效率； (2) 該流水線的瓶頸在哪一段？請采取兩種不同的措施消除此“瓶頸”。對于你所給出的新流水線，計算連續(xù)輸入5條指令時，其實際吞吐率和效率。5. 假設(shè)我們考慮條件分支指令的兩種不同設(shè)計方法如下： (a)CPUA：通過比較指令設(shè)置條件碼，然后測試條件碼進行分支； (b)CPUB：在分支指令中包括比較過程。在兩種CPU中，條件分支指令都占用2個時鐘周期而所有其它指令占用1個時鐘周期，對于CPUA，執(zhí)行的指令中分支指令占30%；由于每個分支指令之前都需要有比較指令，因此比較指令也占30%。由于CPUA在分支時不需要比較，因此假設(shè)它的時鐘周期時間比CPUB的快1.4倍。哪一個CPU更快？如果CPUA的時鐘周期時間僅僅比CPUB的快1.15倍，哪一個CPU更快呢？我們不考慮所有系統(tǒng)問題，所以可以用CPU性能公式。占用2個時鐘周期的分支指令占總指令的30%，剩下的指令占用1個時鐘周期。所以 CPIA = 0.3 2 + 0.70 1 = 1.3則CPU性能為：總CPU時間A = IC 1.3 時鐘周期A根據(jù)假設(shè)，有：時鐘周期B = 1.4 時鐘周期A 在CPUB中沒有獨立的比較指令，所以CPUB的程序量為CPUA的70%，分支指令的比例為： 30%/70% = 42.8% 這些分支指令占用2個時鐘周期，而剩下的57.2%的指令占用1個時鐘周期，因此：CPIB = 0.428 2 + 0.572 1 = 1.428 因為CPUB不執(zhí)行比較，故： ICB = 0.7 ICA 因此CPUB性能為： 總CPU時間B = ICB CPIB 時鐘周期B = 0.7 ICA 1.428 (1.4 時鐘周期A) = 1.44 ICA 時鐘周期A 在這些假設(shè)之下，盡管CPUB執(zhí)行指令條數(shù)較少，CPUA因為有著更短的時鐘周期，所以比CPUB快。如果CPUA的時鐘周期時間僅僅比CPUB的快1.15倍，則時鐘周期B = 1.15 時鐘周期ACPUB的性能為：總CPU時間B = ICB CPIB 時鐘周期B = 0.7 ICA 1.428 (1.15 時鐘周期A) = 1.18 ICA 時鐘周期A 因此CPUB由于執(zhí)行更少指令條數(shù)，比CPUA運行更快。6. 假設(shè)Cache失效開銷為70個時鐘周期，當(dāng)不考慮存儲器停頓時，所有指令的執(zhí)行時間都是2.0個時鐘周期，訪問Cache失效率為2%，平均每條指令訪存1.2次。試分析考慮Cache的失效后，Cache對性能的影響。若不采用Cache，性能會怎樣？考慮Cache的失效后，性能為 CPU時間有cacheIC（2.0（1.22 %70）時鐘周期時間IC3.68時鐘周期時間 當(dāng)考慮了Cache的失效影響后，CPI就會增大。本例中CPI從理想計算機的2.0增加到3.68，是原來的1.84倍。 若不采用Cache，CPI將增加為2.0701.286，即超過原來的40倍。7. 我們考慮某一個機器。假設(shè)Cache讀失效開銷為30個時鐘周期，寫失效開銷為60個時鐘周期，當(dāng)不考慮存儲器停頓時，所有指令的執(zhí)行時間都是2個時鐘周期， Cache的讀失效率和寫失效率均為5%，平均每條指令讀存儲器0.8次，寫存儲器0.5次。試分析考慮Cache的失效后，Cache對性能的影響。平均每條指令存儲器停頓時鐘周期數(shù)“讀”的次數(shù)讀失效率讀失效開銷 “寫”的次數(shù)寫失效率寫失效開銷 0.85%300.55%602.7 CPU時間=IC*(CPI執(zhí)行+存儲器停頓周期數(shù)/指令數(shù))*時鐘周期時間考慮Cache的失效后，性能為 CPU時間有CacheIC（2.02.7）時鐘周期時間IC4.7時鐘周期時間當(dāng)考慮了Cache的失效影響后，CPI從理想計算機的2.0增加到4.7，是原來的2.35倍。8. 假設(shè)在一臺40MHZ處理機上運行200,000條指令的目標(biāo)代碼，程序主要由四種指令組成。根據(jù)程序跟蹤實驗結(jié)果，已知指令混合比和每種指令所需的指令數(shù)如下：