實(shí)驗(yàn)一QuartusII使用與基本邏輯電路的設(shè)計(jì)

1、實(shí)驗(yàn)一quartus ii 使用與基本邏輯電路的設(shè)計(jì) 實(shí)驗(yàn)?zāi)康?1、熟悉 quartus ii 的文本輸入方式,掌握其編輯、編譯綜合、仿真的操作方法；2、學(xué)習(xí) quartus ii 環(huán)境下的編程下載及硬件測(cè)試方法；3、學(xué)習(xí)應(yīng)用quartusii 完成基本時(shí)序電路設(shè)計(jì)；4、應(yīng)用 quartusii 完成基本組合電路的設(shè)計(jì)。* 實(shí)驗(yàn)儀器 pc 機(jī) 、eda 實(shí)驗(yàn)箱一臺(tái)quartus ii 6.0 軟件 實(shí)驗(yàn)內(nèi)容 (1) 實(shí)驗(yàn)內(nèi)容 1：在 quartus上輸入該設(shè)計(jì)的文本，并進(jìn)行編輯、編譯、綜合、適配、仿真。 說(shuō)明設(shè)計(jì)中各語(yǔ)句的作用， 詳細(xì)描述設(shè)計(jì)的功能特點(diǎn)， 給出其所有信號(hào)的時(shí)序仿真波形。(2)

2、實(shí)驗(yàn)內(nèi)容 2：引腳鎖定以及硬件下載測(cè)試。引腳鎖定后進(jìn)行編譯、下載和硬件測(cè)試實(shí)驗(yàn)。將實(shí)驗(yàn)過(guò)程和實(shí)驗(yàn)結(jié)果寫(xiě)進(jìn)實(shí)驗(yàn)報(bào)告。* (3)實(shí)驗(yàn)內(nèi)容3：使用 signaltap ii 對(duì)此計(jì)數(shù)器進(jìn)行實(shí)時(shí)測(cè)試， 流程與要求參考4.3 節(jié)。* (4)實(shí)驗(yàn)內(nèi)容4：從設(shè)計(jì)中去除 signaltap ii ，要求全程編譯后生成用于配置器件epcs1編程的壓縮pof 文件，并使用byteblasterii ，通過(guò) as 模式對(duì)實(shí)驗(yàn)板上的epcs1 進(jìn)行編程，最后進(jìn)行驗(yàn)證。*(5)實(shí)驗(yàn)內(nèi)容5：為此項(xiàng)設(shè)計(jì)加入一個(gè)可用于signaltap ii 采樣的獨(dú)立的時(shí)鐘輸入端（采用時(shí)鐘選擇 clock0=12mhz ，計(jì)數(shù)器時(shí)鐘 cl

3、k 分別選擇 256hz 、16384hz 、6mhz ），并進(jìn)行實(shí)時(shí)測(cè)試。 實(shí)驗(yàn)原理 數(shù)字邏輯電路中，根據(jù)邏輯功能的不同特點(diǎn)，可以把數(shù)字邏輯電路分成組合邏輯電路和時(shí)序邏輯電路兩大類(lèi)用。在組合邏輯電路中，任意時(shí)刻的輸出僅僅取決于該時(shí)刻的輸入，與電路的原來(lái)狀態(tài)無(wú)關(guān)； 在時(shí)序邏輯電路中， 任一時(shí)刻的輸出信號(hào)不僅取決于當(dāng)時(shí)的輸入信號(hào)，而且還取決于電路原來(lái)的狀態(tài)，也就是與電路原來(lái)的狀態(tài)有關(guān)。在數(shù)字系統(tǒng)中使用的最多的時(shí)序電路要算是計(jì)數(shù)器了。計(jì)數(shù)器應(yīng)用非常廣泛，可以以用于對(duì)時(shí)鐘脈沖的計(jì)數(shù)，還可以用于分頻、定時(shí)、 產(chǎn)生節(jié)拍脈沖和脈沖序列等。在一些測(cè)試設(shè)備中也有很重要的作用。計(jì)數(shù)器是數(shù)字系統(tǒng)中的重要組成部分，

4、本實(shí)驗(yàn)擬設(shè)計(jì)一個(gè)同步加計(jì)數(shù)的十進(jìn)制計(jì)數(shù)器。要求設(shè)計(jì)具有如下功能： 1、有同步時(shí)鐘使能（即只有在使能信號(hào)作用下才允許計(jì)數(shù)），2、異步清 0（只要清零信號(hào)有效則計(jì)數(shù)器變?yōu)槿?）功能。 實(shí)驗(yàn)步驟 一、建立設(shè)計(jì)項(xiàng)目文件夾并編輯文本文件建立和編輯一個(gè)圖形文件, 是數(shù)字系統(tǒng)或數(shù)字邏輯電路設(shè)計(jì)的第一步，該軟件運(yùn)行在windows nt 或 windows xp 環(huán)境下。1、 建立工作庫(kù)文件夾1首先利用windows 源管理器在d 新建一個(gè)文件 ，存放eda 的所有 目，可以取名 eda ，并在此文件 中再建一個(gè)文件 ，作 第一次 的 目文件 ，取名為 cnt10b， (自建文件 名由 者自定 ) 。 注意：

5、文件 名不能用中文，也最好不要用數(shù)字。 本次 建立的 目文件 ： d:edacnt10b 。然后點(diǎn) windows 桌面上的 ， 入 quartus ii 境。2、 編輯 vhdl文本打開(kāi) quartus ii ， 菜 file new。 在 new 窗口中的device design files 中 硬件 文件 型 vhdlfile ， ok 按 后 入quartus ii 文本 窗口。圖 1-1 文件的 言 型， 入源程序并存 3、 建立新工程 目如果 “是” 直接 入以 保存的文件名 體的 建工程流程； 如在前一步操作中 “否”的 ，可按下面的操作建立新工程 目。建立工程 目包括工程名、

6、目 器件、 合器、仿真器等的 置。（ 1）在 quartus ii 主窗口， 菜 file new project wizard 命令，即 出 new projectwizard ：introduction 窗口，點(diǎn) next 按 入“工程 置” 框(見(jiàn)圖 1-2)，第一 表示工程所在的工作 文件 ；第二 表示此 工程的工程名，直接用 文本文件文件 工程名。本次 將cnt10b作 工程名。第三 是當(dāng)前工程文件的文件名。也可 框右 的“”按 ， 中已存 的文件填入。 下方的next 按 。 入下一 置。圖 1-2 建立新工程 目（ 2） 在 出的 add file 框中 (見(jiàn)圖 1.3)加入需

7、的工程文件，此工程文件加入的方2法有兩種： 單擊 addall 按 ，將 定的工程目 中的相關(guān)文件（ .bdf, .vhd 等 源文件）加入到工程文件 中；第二種方法是： add 按 ，從工程目 中 需加入 工程 目中的 文件。圖 1.3將所有相關(guān)的文件都加入 此工程(如果有 )（3） 目 芯片。 next 按 ， 目 芯片 (見(jiàn)圖1.4)。首先在 family 欄選擇acex1k 系列，然后 此系列的具體芯片:ep1k30tc144-3 。圖 1.4 選擇 ep1k30tc144-3 目 芯片 置窗口（ 4） 工具 置。 當(dāng)前 框中的next 按 ，在 出的 eda 工具 置窗口（ eda

8、toolsettings），此窗口有三個(gè) , 將 三個(gè) 都 置 默 ”none ”即不 (不打鉤 )，表示 quartus ii 中自 的所有 工具 (若在相關(guān) 前打 表示要 用第三方工具 ,需要安裝相關(guān)工具 件并有合法授 方可以使用)。（ 5） 束 置。再 next 按 后即 出“工程 置 ” 窗口，上面列出了與 工程相關(guān)的 置情況。 最后按 finish 按 ，此工程 完 。 在左 的 compilation hierarchies 窗口將 示本工程 目的 次 構(gòu)和各 次的 體名等。3二、編譯綜合選擇主窗口的 processing菜單 start compilation 項(xiàng)，啟動(dòng)全程編譯。

9、 注意觀察工程管理窗口下方的 processing處理欄中的編譯信息， 雙擊該欄中的錯(cuò)誤提示行， 在彈出的 vhdl 文件中加以修改，反復(fù)如此，直到編譯成功為止。編譯成功后，可以見(jiàn)到工程管理窗的左上角顯示了工程的層次結(jié)構(gòu)等，在此欄下是編譯處理流程，包括數(shù)據(jù)網(wǎng)表建立、邏輯綜合、適配、配置文件裝配和時(shí)序分析等；最下欄是編譯處理信息中欄（compilationreport 欄）是編譯報(bào)告項(xiàng)目選擇菜單，單擊其中各項(xiàng)可以仔細(xì)了解編譯與分析結(jié)果。三、時(shí)序仿真工程編譯通過(guò)后，必須對(duì)其功能和時(shí)序性質(zhì)進(jìn)行仿真測(cè)試，以了解設(shè)計(jì)結(jié)果是否滿足原設(shè)計(jì)要求。1打開(kāi)波形編輯器。點(diǎn)擊菜單 file new 項(xiàng)，在 new 窗

10、口中 other files 中的 vector waveform file , 單擊 ok按鈕，即出現(xiàn)空白的波形編輯器，擴(kuò)大此窗口，以利觀察。2 設(shè)置仿真時(shí)間區(qū)域（圖 1.7 ）。點(diǎn)擊 edit end time 項(xiàng)，在彈出的窗口中的 time 欄處輸入整個(gè)仿真域的時(shí)間，通常設(shè)置的時(shí)間范圍在數(shù)十微秒間，本次實(shí)驗(yàn)設(shè)置結(jié)束時(shí)間為 2us 。單擊 ok按鈕，結(jié)束設(shè)置。圖 1.73 將工程項(xiàng)目的端口信號(hào)節(jié)點(diǎn)選入波形編輯器中。(1)選擇 view菜單 utility windows node finder 選項(xiàng)。在彈出的 node finder框內(nèi)選pins ： all（通常已默認(rèn)此項(xiàng)） ，然后單擊

11、list按鈕，于是在下方的 node found 窗口中出現(xiàn)設(shè)計(jì)工程的所有端口引腳名。(2)移動(dòng)鼠標(biāo)光標(biāo)將 10 進(jìn)制計(jì)數(shù)器的時(shí)鐘輸入信號(hào)clk 和輸出信號(hào) q 拖至波形編輯器內(nèi)，方法：將鼠標(biāo)光標(biāo)移到 clk 信號(hào)行點(diǎn)擊鼠標(biāo)左鍵，使該行變色， 再將光標(biāo)移到 q 信號(hào)行，按住鍵盤(pán)的 shift 鍵點(diǎn)擊鼠標(biāo)左鍵這兩個(gè)信號(hào)所在行都變色，然后將鼠標(biāo)點(diǎn)住這兩個(gè)信號(hào)的前端不放將這兩個(gè)信號(hào)拖至波形編輯器窗口(也可以將信號(hào)逐個(gè)拖入波形編輯窗口)，關(guān)閉 node finder 窗口，單擊波形窗口左側(cè)的“全屏顯示”圖標(biāo)，然后點(diǎn)擊“放大縮小”圖標(biāo)，將鼠標(biāo)移到波形編輯區(qū)域（點(diǎn)擊鼠標(biāo)左鍵為放大，右鍵為縮小） 調(diào)整到適當(dāng)

12、位置。4 激勵(lì)信號(hào)的設(shè)置。將鼠標(biāo)的光標(biāo)移到需設(shè)置的信號(hào)上，單擊該行使之變色，再進(jìn)行激勵(lì)信號(hào)設(shè)置，對(duì)常用的激勵(lì)信號(hào)設(shè)置鍵介紹如下：點(diǎn)擊圖標(biāo)，在彈出的clock 窗口的 time period 欄設(shè)置 clk 的時(shí)間周期為100ns；點(diǎn)擊圖標(biāo)，在彈出的count value 窗口的 radix 欄內(nèi)首先選擇十六進(jìn)制數(shù)hexadecimal 表達(dá)方式 ,然后點(diǎn)擊 timing 命令進(jìn)入 timing 窗口 ,在 count every 欄內(nèi)輸入 100ns, 即計(jì)數(shù)時(shí)間為每 100ns 一次 ,點(diǎn)擊 ok 按鍵退出。4注：也可以在波形編輯窗口，選擇 ”clk ”或 ”q”信號(hào) ,使其行變色 ,然后點(diǎn)

13、擊鼠標(biāo)右鍵，在彈出的菜單欄中選擇value 項(xiàng) (value 項(xiàng)包含有多種激勵(lì)信號(hào)設(shè)置方法)， 再在下級(jí)菜單中選擇 clock 或 count value 命令進(jìn)行激勵(lì)設(shè)置(這種方法與上面的方法是等同的)。5 波形文件存盤(pán)。選擇 file save s 項(xiàng)，以默認(rèn)名為波形文件存入己建立的工程文件夾中。6 仿真器參數(shù)設(shè)置。選擇執(zhí)行的仿真類(lèi)型、仿真所需的時(shí)間周期、向量激勵(lì)源以及其他仿真選項(xiàng)。具體步驟如下：選擇菜單 assignment settings，在 settings 窗口中 ( 見(jiàn)圖 1.8)圖 1.8仿真設(shè)置圖 1.8(1) 選擇 category simulator settings，

14、在 simulation mode 欄內(nèi)選擇 timing ，即進(jìn)行時(shí)序仿真；(2)在 simulation input 欄內(nèi)輸入仿真激勵(lì)文件名 . vwf 文件 , 我們?cè)诖溯斎?cnt10.vwf ;(3)在 simulation period 欄, 選中 run simulation until all vector stimuli are used , 進(jìn)行全程仿真；(4)選定 simulation coverage reporting 項(xiàng)，同時(shí)也選定毛刺檢測(cè)glitch detection 項(xiàng) , 并設(shè)定寬度為 1ns；7啟動(dòng)仿真器。設(shè)置完畢后 , 點(diǎn)擊主菜單 processin s

15、tart simulation 項(xiàng)開(kāi)始仿真 , 直至出現(xiàn) simulation was successful消息框時(shí) , 仿真結(jié)束。8 觀察仿真結(jié)果。仿真結(jié)束后會(huì)自動(dòng)彈出“simulation report ”仿真波形文件，該文件中包括波形編輯文件（*.vwf ）和波形仿真報(bào)告文件。注意 : quartusii中的波形圖文件( 該文件應(yīng)是未仿真過(guò)但激勵(lì)信號(hào)已設(shè)置的波形文件) 與最后出現(xiàn)的波形圖是兩個(gè)不同的文件( 這是仿真報(bào)告及已仿真的波形文件) 。四、觀察 rtl 電路圖5quartusii 可實(shí)現(xiàn)硬件描述語(yǔ)言或網(wǎng)表文件(vhdl 、 verilog 、bdf 、 tdf 、 edif 、 v

16、qm ) 對(duì)應(yīng)的 rtl 電路圖的生成 , 其操作方法 : 選中 toolsnetlist viewers 項(xiàng)， 在出現(xiàn)的下拉菜單中選擇“rtl viewer hdl ”項(xiàng)。選擇 rtl viewer ，可以打開(kāi)工程的 rtl 電路圖。雙擊圖形中有關(guān)模塊，或選擇左側(cè)各項(xiàng)，可逐層了解各層次的電路結(jié)構(gòu)。圖 1.9 cnt10的 rtl 電路圖對(duì)于較復(fù)雜的rtl 電路，可利用功能過(guò)濾器filter destinations ，由此產(chǎn)生相應(yīng)的簡(jiǎn)化電路。五、引腳鎖定設(shè)置和下載文件生成為了能對(duì)10 進(jìn)制計(jì)數(shù)器進(jìn)行硬件測(cè)試，應(yīng)將其輸入、輸出信號(hào)鎖定在芯片確定的引腳上，編譯后生成的下載文件中就含有引腳鎖定設(shè)置

17、信息。引腳鎖定:1 打開(kāi)需下載的工程項(xiàng)目管理器，并打開(kāi)該工程項(xiàng)目管理器中已設(shè)計(jì)好的工程文件；選擇 assignment 菜單中的 assignment editor項(xiàng)，進(jìn)入 assignment editor 編輯窗口。在 category 欄中選擇 pin，或直接單擊右上側(cè)的pin 按鈕 (見(jiàn))；雙擊 to 欄的 new，在出現(xiàn)的下拉欄中分別選擇本工程要鎖定的端口信號(hào)名；然后雙擊對(duì)應(yīng)的 location 欄的 new，在出現(xiàn)的下拉菜單欄中選擇對(duì)應(yīng)端口信號(hào)名的器件引腳號(hào) (按圖 1.10 設(shè)置 )。最后點(diǎn)擊 file save 存儲(chǔ)這些引腳鎖定的信息，并且啟動(dòng)start compilation

18、 再編譯一次，才能將引腳鎖定信息編譯進(jìn)編程下載文件cnt10.sof 中。圖 1.10assignment editor編輯器及引腳鎖定對(duì)話框圖 1.10六、配置文件配置下載至fpga 中，并進(jìn)行硬件測(cè)試6將編譯產(chǎn)生的sof 格式配置文件配置進(jìn)fpga 中，并進(jìn)行硬件測(cè)試的步驟如下：1 打開(kāi)編程窗口和配置文件。首先將實(shí)驗(yàn)系統(tǒng)和并口通信線連好，打開(kāi)電源。在菜單 tool 中選擇 programmer 項(xiàng)，在彈出的編程窗口(見(jiàn)圖 1.11)的 mode 欄中選擇：選jtag （）； 單擊左側(cè)addfile 按鈕，手動(dòng)選擇擴(kuò)展名為cnt10.sof的配置文件（ d:edacnt10b cnt10.s

19、of ）。并選中下載文件右側(cè)的第一小方框(在該框內(nèi)打鉤 )。圖 1.11選擇編程下載文件2選擇編程器點(diǎn)擊 tool programmer 后，窗口第一行的第二項(xiàng)(見(jiàn)圖 1.11)顯示 byteblastermvlpt1 。3設(shè)置編程器若是初次安裝的 quartusii ，在編程前必須進(jìn)行編程器選擇操作。hardwaresetup 可設(shè)置下載接口方式，這里選擇byte blastermvlpt1 。方法：?jiǎn)螕艟幊檀白笊辖堑膆ardware setup 按鈕 (見(jiàn)圖 1.11) ，即彈出 hardware setup 對(duì)話框 (見(jiàn)圖1.12)；選擇此框的 hardware settings 頁(yè)，雙

20、擊此頁(yè)中的選項(xiàng) byteblastermv 或 byteblasterii ，再單擊 close 按鈕，關(guān)閉對(duì)話框即可。圖 1.12加入編程下載方式圖 1.13雙擊選中的編程方式7如果打開(kāi)圖1.12 所示的窗口，在currently selected hardware欄顯示 no hardware ，則必須加入下載方式。即單擊add hardware按鈕，在彈出的窗口中單擊ok ，再在圖 1.3所 示 的 窗 口 雙 擊byteblastermv， 使currentlyselected hardware欄 顯 示byteblastermvlp1 。4 十芯編程線一端接eda 實(shí)驗(yàn)箱適配板上的jtag 插口 , 另一端接實(shí)驗(yàn)箱主板上的byteblastermv 口。5 文件下載檢查以上連接無(wú)誤后 , 單擊下載