計算機組成原理試題

1、本科生期末試卷（一）一、選擇題（每小題1分，共15分）1從器件角度看，計算機經(jīng)歷了五代變化。但從系統(tǒng)結(jié)構(gòu)看，至今絕大多數(shù)計算機仍屬于（B）計算機。A并行B馮諾依曼C智能D串行2某機字長32位，其中1位表示符號位。若用定點整數(shù)表示，則最小負整數(shù)為（A）。A-(231-1)B-(230-1)C-(231+1)D-(230+1)3以下有關(guān)運算器的描述，（C）是正確的。A只做加法運算B只做算術(shù)運算C算術(shù)運算與邏輯運算D只做邏輯運算4EEPROM是指（D）。A讀寫存儲器B只讀存儲器C閃速記憶體D電擦除可編程只讀存儲器5常用的虛擬存儲系統(tǒng)由（B）兩級存儲器組成，其中輔存是大容量的磁表面存儲器。Acache

2、-主存B主存-輔存Ccache-輔存D通用寄存器-cache6RISC訪內(nèi)指令中，操作數(shù)的物理位置一般安排在（C）。A棧頂和次棧頂B兩個主存單元C一個主存單元和一個通用寄存器D兩個通用寄存器7當前的CPU由（B）組成。A控制器B控制器、運算器、cacheC運算器、主存D控制器、ALU、主存8流水CPU是由一系列叫做“段”的處理部件組成。和具備m個并行部件的CPU相比，一個m段流水CPU的吞吐能力是（D）。A具備同等水平B不具備同等水平C小于前者D大于前者9在集中式總線仲裁中，（C）方式回應時間最快。A獨立請求B計數(shù)器定時查詢C菊花鏈10CPU中跟蹤指令后繼地址的寄存器是（C）。A地址寄存器B指

3、令計數(shù)器C程序計數(shù)器D指令寄存器11從信息流的傳輸速度來看，（A）系統(tǒng)工作效率最低。A單總線B雙總線C三總線D多總線12單級中斷系統(tǒng)中，CPU一旦回應中斷，立即關(guān)閉（C）標志，以防止本次中斷服務結(jié)束前同級的其他中斷源產(chǎn)生另一次中斷進行干擾。A中斷允許B中斷請求C中斷屏蔽DDMA請求13安騰處理機的典型指令格式為（A）位。A32位B64位C41位D48位14下面操作中應該由特權(quán)指令完成的是（）。A設(shè)置定時器的初值B從用戶模式切換到管理員模式C開定時器中斷D關(guān)中斷15下列各項中，不屬于安騰體系結(jié)構(gòu)基本特征的是（）。A超長指令字B顯式并行指令計算C推斷執(zhí)行D超線程二、填空題（每小題2分，共20分）1

4、字符信息是符號數(shù)據(jù)，屬于處理（非數(shù)值）領(lǐng)域的問題，國際上采用的字符系統(tǒng)是七單位的（ASCII）碼。2按IEEE754標準，一個32位浮點數(shù)由符號位S（1位）、階碼E（8位）、尾數(shù)M（23位）三個域組成。其中階碼E的值等于指數(shù)的真值（e）加上一個固定的偏移值（127）。3雙端口存儲器和多模塊交叉存儲器屬于并行存儲器結(jié)構(gòu)，其中前者采用（空間）并行技術(shù)，后者采用（時間）并行技術(shù)。4虛擬存儲器分為頁式、（端）式、（段頁）式三種。5安騰指令格式采用5個字段：除了操作碼（OP）字段和推斷字段外，還有3個7位的（）字段，它們用于指定（）2個源操作數(shù)和1個目標操作數(shù)的地址。6CPU從存儲器取出一條指令并執(zhí)行該

5、指令的時間稱為（指令），它常用若干個（時鐘周期）來表示。7安騰CPU中的主要寄存器除了128個通用寄存器、128個浮點寄存器、128個應用寄存器、1個指令指針寄存器（即程序計數(shù)器）外，還有64個（推斷寄存器）和8個（）。8衡量總線性能的重要指標是（帶寬），它定義為總線本身所能達到的最高傳輸速率，單位是（Mbps）。9DMA控制器按其結(jié)構(gòu)，分為（選擇型）DMA控制器和（多路型）DMA控制器。前者適用于高速設(shè)備，后者適用于慢速設(shè)備。1064位處理機的兩種典型體系結(jié)構(gòu)是（MIPS）和（RICS）。前者保持了與IA-32的完全兼容，后者則是一種全新的體系結(jié)構(gòu)。三、簡答題（每小題8分，共16分）1CPU

6、中有哪幾類主要寄存器，用一句話回答其功能。答：1.數(shù)據(jù)緩沖寄存器（DR）2.指令寄存器（IR）3.程序計數(shù)器（PC）4.地址寄存器（AR）5.累加寄存器（AC）6.狀態(tài)條件寄存器（PSW）。功能:進行算數(shù)運算與邏輯運算2指令和數(shù)據(jù)都用二進制代碼存放在存儲器中，從時空觀角度回答CPU如何區(qū)分讀出的代碼是指令還是數(shù)據(jù)。答:在時間上，取址周期湊個存儲器中取出的是指令，而執(zhí)行周期湊個存儲器取出或往存儲器在寫入的是數(shù)據(jù)，在空間上，從存儲器中取出指令送控制器，而執(zhí)行周期從存儲器從取的數(shù)據(jù)送運算器、往存儲器寫入的數(shù)據(jù)也是來自運算器四、計算題（10分）設(shè)x=-15，y=+13，數(shù)據(jù)用補碼表示，用帶求補器的陣列

7、乘法器求出乘積xy，并用十進制數(shù)乘法進行驗證。六、設(shè)計題（15分）某計算機有下圖所示的功能部件，其中M為主存，指令和數(shù)據(jù)均存放在其中，MDR為主存數(shù)據(jù)寄存器，MAR為主存地址寄存器，R0R3為通用寄存器，IR為指令寄存器，PC為程序計數(shù)器（具有自動加1功能），C、D為暫存寄存器，ALU為算術(shù)邏輯單元，移位器可左移、右移、直通傳送。將所有功能部件連接起來，組成完整的數(shù)據(jù)通路，并用單向或雙向箭頭表示信息傳送方向。畫出“ADDR1，（R2）”指令周期流程圖。該指令的含義是將R1中的數(shù)與（R2）指示的主存單元中的數(shù)相加，相加的結(jié)果直通傳送至R1中。若另外增加一個指令存貯器，修改數(shù)據(jù)通路，畫出的指令周期

8、流程圖。七、分析計算題（12分）如果一條指令的執(zhí)行過程分為取指令、指令譯碼、指令執(zhí)行三個子過程，每個子過程時間都為100ns。請分別畫出指令順序執(zhí)行和流水執(zhí)行方式的時空圖。計算兩種情況下執(zhí)行n=1000條指令所需的時間。流水方式比順序方式執(zhí)行指令的速度提高了幾倍？本科生期末試卷（二）一、選擇題（每小題1分，共15分）1馮諾依曼機工作的基本方式的特點是（B）。A多指令流單數(shù)據(jù)流B按地址訪問并順序執(zhí)行指C堆棧操D存貯器按內(nèi)容選擇地址2在機器數(shù)（BC）中，零的表示形式是唯一的。A原碼B補碼C移碼D反碼3在定點二進制運算器中，減法運算一般通過（D）來實現(xiàn)。A原碼運算的二進制減法器B補碼運算的二進制減法

9、器C原碼運算的十進制加法器D補碼運算的二進制加法器4某計算機字長32位，其存儲容量為256MB，若按單字編址，它的尋址范圍是（D）。A064MBB032MBC032MD064M5主存貯器和CPU之間增加cache的目的是（A）。A解決CPU和主存之間的速度匹配問題B擴大主存貯器容量C擴大CPU中通用寄存器的數(shù)量D既擴大主存貯器容量，又擴大CPU中通用寄存器的數(shù)量6單地址指令中為了完成兩個數(shù)的算術(shù)運算，除地址碼指明的一個操作數(shù)外，另一個常需采用（C）。A堆棧尋址方式B立即尋址方式C隱含尋址方式D間接尋址方式7同步控制是（C）。A只適用于CPU控制的方式B只適用于外圍設(shè)備控制的方式C由統(tǒng)一時序信號

10、控制的方式D所有指令執(zhí)行時間都相同的方式8描述PCI總線中基本概念不正確的句子是（C）。APCI總線是一個與處理器無關(guān)的高速外圍設(shè)備BPCI總線的基本傳輸機制是猝發(fā)式傳送CPCI設(shè)備一定是主設(shè)備D系統(tǒng)中只允許有一條PCI總線9CRT的分辨率為10241024像素，像素的顏色數(shù)為256，則刷新存儲器的容量為（B）。A512KBB1MBC256KBD2MB10為了便于實現(xiàn)多級中斷，保存現(xiàn)場信息最有效的辦法是采用（B）。A通用寄存器B堆棧C存儲器D外存11特權(quán)指令是由（C）執(zhí)行的機器指令。A中斷程序B用戶程序C操作系統(tǒng)核心程序DI/O程序12虛擬存儲技術(shù)主要解決存儲器的（B）問題。A速度B擴大存儲容

11、量C成本D前三者兼顧13引入多道程序的目的在于（A）。A充分利用CPU，減少等待CPU時間B提高實時回應速度C有利于代碼共享，減少主輔存信息交換量D充分利用存儲器1464位雙核安騰處理機采用了（B）技術(shù)。A流水B時間并行C資源重復D流水+資源重復15在安騰處理機中，控制推測技術(shù)主要用于解決（B）問題。A中斷服務B與取數(shù)指令有關(guān)的控制相關(guān)C與轉(zhuǎn)移指令有關(guān)的控制相關(guān)D與存數(shù)指令有關(guān)的控制相關(guān)二、填空題（每小題2分，共20分）1在計算機術(shù)語中，將ALU控制器和（運算器）存儲器合在一起稱為（CPU）。2數(shù)的真值變成機器碼可采用原碼表示法，反碼表示法，（補碼）表示法，（移碼）表示法。3廣泛使用的（SRA

12、M）和（DRAM）都是半導體隨機讀寫存儲器。前者的速度比后者快，但集成度不如后者高。4反映主存速度指標的三個術(shù)語是存取時間、（存儲器帶寬）和（存儲周期）。5形成指令地址的方法稱為指令尋址，通常是（順序）尋址，遇到轉(zhuǎn)移指令時（跳躍）尋址。6CPU從（存儲器）取出一條指令并執(zhí)行這條指令的時間和稱為（指令周期）。7RISC指令系統(tǒng)的最大特點是：只有（取數(shù)）指令和（存數(shù)）指令訪問記憶體，其余指令的操作均在寄存器之間進行。8微型機的標準總線，從帶寬132MB/S的32位（字長）總線發(fā)展到64位的（指令）總線。9IA-32表示（intel）公司的（64）位處理機體系結(jié)構(gòu)。10安騰體系機構(gòu)采用顯示并行指令計

13、算技術(shù)，在指令中設(shè)計了（屬性）字段，用以指明哪些指令可以（并行）執(zhí)行。三、簡答題（每小題8分，共16分）1簡述64位安騰處理機的體系結(jié)構(gòu)主要特點。1：顯式并行指令計算技術(shù)。2超長指令字技術(shù)3分支推斷技術(shù)4推測技術(shù)5軟件流水技術(shù)6寄存器堆棧技術(shù)2畫出分布式仲裁器的邏輯示意圖。195頁四、計算題（10分）已知x=-0.01111，y=+0.11001,求：x補，-x補，y補，-y補；x+y,x-y,判斷加減運算是否溢出。五、分析題（12分）參見圖1，這是一個二維中斷系統(tǒng)，請問：在中斷情況下，CPU和設(shè)備的優(yōu)先級如何考慮？請按降序排列各設(shè)備的中斷優(yōu)先級。若CPU現(xiàn)執(zhí)行設(shè)備C的中斷服務程序，IM2，I

14、M1，IM0的狀態(tài)是什么？如果CPU執(zhí)行設(shè)備H的中斷服務程序，IM2，IM1，IM0的狀態(tài)又是什么？每一級的IM能否對某個優(yōu)先級的個別設(shè)備單獨進行屏蔽？如果不能，采取什么方法可達到目的？若設(shè)備C一提出中斷請求，CPU立即進行回應，如何調(diào)整才能滿足此要求？六、設(shè)計題（15分）圖2所示為雙總線結(jié)構(gòu)機器的數(shù)據(jù)通路，IR為指令寄存器，PC為程序計數(shù)器（具有自增功能），M為主存（受R/W#信號控制），AR為地址寄存器，DR為數(shù)據(jù)緩沖寄存器，ALU由加、減控制信號決定完成何種操作，控制信號G控制的是一個門電路。另外，在線標注有小圈表示有控制信號，例中yi表示y寄存器的輸入控制信號，R1o為寄存器R1的輸出

15、控制信號，未標字符的線為直通線，不受控制?！癆DDR2,R0”指令完成(R0)+(R2)R0的功能操作，畫出其指令周期流程圖，假設(shè)該指令的地址已放入PC中。并在流程圖每一個CPU周期右邊列出相應的微操作控制信號序列。若將（取指周期）縮短為一個CPU周期，請先畫出修改數(shù)據(jù)通路，然后畫出指令周期流程圖。七、分析題（12分）設(shè)有k=4段指令流水線，它們是取指令、譯碼、執(zhí)行、存結(jié)果，各流水段持續(xù)時間均為t。連續(xù)輸入n=8條指令，請畫出指令流水線時空圖。推導流水線實際吞吐率的公式P，它定義為單位時間中輸出的指令數(shù)。推導流水線的加速比公式S，它定義為順序執(zhí)行幾條指令所用的時間與流水執(zhí)行幾條指令所用的時間之

16、比。本科生期末試卷（三）一、選擇題（每小題1分，共15分）1下列數(shù)中最小的數(shù)是（A）。A（）2B（52）8C（）BCDD（233）162某DRAM芯片，其存儲容量為512M8位，該芯片的地址線和數(shù)據(jù)線的數(shù)目是（D）。A8，512B512，8C18，8D19，83在下面描述的匯編語言基本概念中，不正確的表述是（C）。A對程序員的訓練要求來說，需要硬件知識B匯編語言對機器的依賴性高C用匯編語言編寫程序的難度比高級語言D匯編語言編寫的程序執(zhí)行速度比高級語言慢4交叉存儲器實質(zhì)上是一種多模塊存儲器，它用（A）方式執(zhí)行多個獨立的讀寫操作。A流水B資源重復C順序D資源共享5寄存器間接尋址方式中，操作數(shù)在（B

17、）。A通用寄存器B主存單元C程序計數(shù)器D堆棧6機器指令與微指令之間的關(guān)系是（A）。A用若干條微指令實現(xiàn)一條機器指令B用若干條機器指令實現(xiàn)一條微指令C用一條微指令實現(xiàn)一條機器指令D用一條機器指令實現(xiàn)一條微指令7描述多媒體CPU基本概念中，不正確的是（C）。A多媒體CPU是帶有MMX技術(shù)的處理器BMMX是一種多媒體擴展結(jié)構(gòu)CMMX指令集是一種多指令流多數(shù)據(jù)流的并行處理指令D多媒體CPU是以超標量結(jié)構(gòu)為基礎(chǔ)的CISC機器8在集中式總線仲裁中，（A）方式對電路故障最敏感。A菊花鏈B獨立請求C計數(shù)器定時查詢9流水線中造成控制相關(guān)的原因是執(zhí)行（A）指令而引起。A條件轉(zhuǎn)移B訪內(nèi)C算邏D無條件轉(zhuǎn)移10PCI總

18、線是一個高帶寬且與處理器無關(guān)的標準總線。下面描述中不正確的是（D）。A采用同步定時協(xié)議B采用分布式仲裁策略C具有自動配置能力D適合于低成本的小系統(tǒng)11下面陳述中，不屬于外圍設(shè)備三個基本組成部分的是（D）。A存儲介質(zhì)B驅(qū)動裝置C控制電路D計數(shù)器12中斷處理過程中，（A）項是由硬件完成。A關(guān)中斷B開中斷C保存CPU現(xiàn)場D恢復CPU現(xiàn)場13IEEE1394是一種高速串行I/O標準界面。以下選項中，（D）項不屬于IEEE1394的協(xié)議集。A業(yè)務層B鏈路層C物理層D串行總線管理14下面陳述中，（C）項屬于存儲管理部件MMU的職能。A分區(qū)式存儲管理B交換技術(shù)C分頁技術(shù)1564位的安騰處理機設(shè)置了四類執(zhí)行單

19、元。下面陳述中，（D）項不屬于安騰的執(zhí)行單元。A浮點執(zhí)行單元B存儲器執(zhí)行單元C轉(zhuǎn)移執(zhí)行單元D定點執(zhí)行單元二、填空題（每小題2分，共20分）1定點32位字長的字，采用2的補碼形式表示時，一個字所能表示的整數(shù)范圍是（-2的31次方-2的31次方減一）。2IEEE754標準規(guī)定的64位浮點數(shù)格式中，符號位為1位，階碼為11位，尾數(shù)為52位，則它能表示的最大規(guī)格化正數(shù)為（）。3浮點加、減法運算的步驟是（0操作檢查）、（比較階碼大小并完成對階）、（尾數(shù)加減）、（規(guī)格化處理）、（舍入操作）4某計算機字長32位，其存儲容量為64MB，若按字編址，它的存儲系統(tǒng)的地址線至少需要（24）條。5一個組相聯(lián)映射的Ca

20、che，有128塊，每組4塊，主存共有16384塊，每塊64個字，則主存地址共（20）位，其中主存字塊標記應為（9）位，組地址應為（5）位，Cache地址共（11）位。6CPU從主存取出一條指令并執(zhí)行該指令的時間叫（指令周期），它通常包含若干個（CPU周期），而后者又包含若干個（時鐘周期）。7某中斷系統(tǒng)中，每抽取一個輸入數(shù)據(jù)就要中斷CPU一次，中斷處理程序接收取樣的數(shù)據(jù)，并將其保存到主存緩沖區(qū)內(nèi)。該中斷處理需要X秒。另一方面，緩沖區(qū)內(nèi)每存儲N個數(shù)據(jù)，主程序就將其取出進行處理，這種處理需要Y秒，因此該系統(tǒng)可以跟蹤到每秒（N/(N*X+Y)）次中斷請求。8在計算機系統(tǒng)中，多個系統(tǒng)部件之間信息傳送的

21、公共通路稱為（總線）。就其所傳送信息的性質(zhì)而言，在公共通路上傳送的信息包括（地址）、（數(shù)據(jù)）、（控制信息）。9在虛存系統(tǒng)中，通常采用頁表保護、段表保護和鍵保護方法實現(xiàn)（存儲區(qū)域）保護。10安騰體系結(jié)構(gòu)采用推測技術(shù)，利用（控制）推測方法和（數(shù)據(jù)）推測方法提高指令執(zhí)行的并行度。三、簡答題（每小題8分，共16分）1列表比較CISC處理機和RISC處理機的特點。2簡要列出64位的安騰處理機體系結(jié)構(gòu)的主要特點。1.顯示并行指令計算（EPIC）技術(shù)。2.超長指令字（VLIW）技術(shù)。3.分支推斷技術(shù)4.推測技術(shù)5.軟件流水線技術(shù)6.寄存器堆棧技術(shù)四、計算題（12分）有兩個浮點數(shù)N1=2j1S1,N2=2j2

22、S2，其中階碼用4位移碼、尾數(shù)用8位原碼表示（含1位符號位）。設(shè)j1=(11)2,S1=(+0.)2,j2=(-10)2,S2=(+0.)2，求N1+N2，寫出運算步驟及結(jié)果。五、設(shè)計題（12分）機器字長32位，常規(guī)設(shè)計的物理存儲空間32M，若將物理存儲空間擴展到256M，請?zhí)岢鲆环N設(shè)計方案。六、分析題（10分）某機的指令格式如下所示X為尋址特征位：X=00：直接尋址；X=01：用變址寄存器RX1尋址；X=10：用變址寄存器RX2尋址；X=11：相對尋址設(shè)(PC)=1234H,(RX1)=0037H,(RX2)=1122H（H代表十六進制數(shù)），請確定下列指令中的有效地址：4420H2244H1

23、322H3521H答：有效地址：0020H有效地址：1166H有效地址：1256H有效地址：0058H七、分析題（15分）有如下四種類型的單處理機：基準標量機（每個CPU周期啟動1條機器指令，并行度ILP=1）；超級標量機（每個CPU周期啟動3條機器指令，并行度ILP=3）；超級流水機（每1/3個CPU周期啟動1條機器指令，并行度ILP=3）；超標量超流水機（每個CPU周期啟動9條指令，并行度ILP=9）。試畫出四種類型處理機的時空圖。本科生期末試卷（四）一、選擇題（每小題1分，共15分）1運算器的核心功能部件是（B）。A數(shù)據(jù)總線BALUC狀態(tài)條件寄存器D通用寄存器2某單片機字長32位，其存儲

24、容量為4MB。若按字編址，它的尋址范圍是（A）。A1MB4MBC4MD1MB3某SRAM芯片，其容量為1M8位，除電源和接地端外，控制端有E和R/W#，該芯片的管腳引出線數(shù)目是（B）。A20B28C30D324雙端口存儲器所以能進行高速讀/寫操作，是因為采用（D）。A高速芯片B新型器件C流水技術(shù)D兩套相互獨立的讀寫電路5單地址指令中為了完成兩個數(shù)的算術(shù)運算，除地址碼指明的一個操作數(shù)以外，另一個數(shù)常需采用（C）。A堆棧尋址方式B立即尋址方式C隱含尋址方式D間接尋址方式6為確定下一條微指令的地址，通常采用斷定方式，其基本思想是（C）。A用程序計數(shù)器PC來產(chǎn)生后繼微指令地址B用微程序計數(shù)器PC來產(chǎn)生

25、后繼微指令地址C通過微指令順序控制字段由設(shè)計者指定或由設(shè)計者指定的判別字段控制產(chǎn)生后繼微指令地址D通過指令中指定一個專門字段來控制產(chǎn)生后繼微指令地址7微程控器中，機器指令與微指令的關(guān)系是（B）。A每一條機器指令由一條微指令來執(zhí)行B每一條機器指令由一段用微指令編成的微程序來解釋執(zhí)行C一段機器指令組成的程序可由一條微指令來執(zhí)行D一條微指令由若干條機器指令組成8CPU中跟蹤指令后繼地址的寄存器是（B）。A地址寄存器B程序計數(shù)器C指令寄存器D通用寄存器9某寄存器中的數(shù)值為指令碼，只有CPU的（A）才能識別它。A指令譯碼器B判斷程序C微指令D時序信號10為實現(xiàn)多級中斷，保存現(xiàn)場信息最有效的方法是采用（B

26、）。A通用寄存器B堆棧C主存D外存11采用DMA方式傳送數(shù)據(jù)時，每傳送一個數(shù)據(jù)，就要占用一個（C）的時間。A指令周期B機器周期C存儲周期D總線周期12將IEEE1394串行標準界面與SCSI并行標準界面進行比較，指出下面陳述中不正確的項是（D）。A前者數(shù)據(jù)傳輸率高B前者數(shù)據(jù)傳送的實時性好C前者使用6芯電纜，體積小D前者不具有熱插拔能力13下面陳述中，不屬于虛存機制要解決的問題項是（D）。A調(diào)度問題B地址映射問題C替換與更新問題D擴大物理主存的存儲容量和字長14進程從運行狀態(tài)轉(zhuǎn)入就緒狀態(tài)的可能原因是（D）。A被選中占有處理機時間B等待某一事件發(fā)生C等待的事件已發(fā)生D時間片已用完15安騰處理機的一

27、組指令中，可以并行執(zhí)行的指令是（）。AId8r1=r3Baddr6=r8,r9CSUBr3=r1,r4Daddr5=r3,r7二、填空題（每小題2分，共20分）1計算機系統(tǒng)的層次結(jié)構(gòu)從下至上可分為五級，即微程序設(shè)計級（或邏輯電路級）、一般機器級、操作系統(tǒng)級、（匯編語言）級、（高級語言）級。2十進制數(shù)在計算機內(nèi)有兩種表示形式：（字符串）形式和（壓縮十進制串）形式。前者主要用在非數(shù)值計算的應用領(lǐng)域，后者用于直接完成十進制數(shù)的算術(shù)運算。3一個定點數(shù)由符號位和數(shù)值域兩部分組成。按小數(shù)點位置不同，定點數(shù)有（純小數(shù)）和（純整數(shù)）兩種表示方法。4對存儲器的要求是容量大、速度快、成本低，為了解決這三方面的矛盾

28、，計算機采用多級存儲體系結(jié)構(gòu)，即（高速緩沖存儲器）、（主存儲器）、（外存儲器）。5高級的DRAM芯片增強了基本DRAM的功能，存取周期縮短至20ns以下。舉出三種高級DRAM芯片，它們是（FPM-DRAM）、（CDRAM）、（SDRAM）。6一個較完善的指令系統(tǒng)，應當有（完善性）、（有效性）（規(guī)整性）、（兼容性）四大類指令。7機器指令對四種類型的數(shù)據(jù)進行操作。這四種數(shù)據(jù)類型包括（地址）型數(shù)據(jù)、（數(shù)值）型數(shù)據(jù)、（字符）型數(shù)據(jù)、（邏輯）型數(shù)據(jù)。8CPU中保存當前正在執(zhí)行的指令的寄存器是（指令寄存器IR），指示下一條指令地址的寄存器是（程序計數(shù)器PC），保存算術(shù)邏輯運算結(jié)果的寄存器是（數(shù)據(jù)緩沖寄存器

29、DR）和（通用寄存器）。9虛存系統(tǒng)中，通常采用頁表保護、段表保護和鍵保護以實現(xiàn)（存儲區(qū)域）保護。10安騰體系結(jié)構(gòu)采用分支推斷技術(shù)，將傳統(tǒng)的（“if-then-else”）分支結(jié)構(gòu)轉(zhuǎn)變?yōu)闊o分支的（順序/并行）代碼，避免了錯誤預測分支而付出的代價。三、簡答題（每小題8分，共16分）1PCI總線中三種橋的名稱是什么？簡述其功能。解：PCI總線中三種橋的名稱分別是HOST總線/PCI橋(簡稱HOST橋)、PCI/PCI橋和PCI/LEGACY總線橋。橋是一個總線轉(zhuǎn)換部件，可把一條總線的地址空間映射到另一條總線的地址空間上，從而使系統(tǒng)中任意一個總線主設(shè)備都能看到同一份地址表。橋有信號的緩沖能力和信號電平

30、轉(zhuǎn)換功能。它還可以完成規(guī)程轉(zhuǎn)換、數(shù)據(jù)快存化、裝拆數(shù)據(jù)分組等2安騰處理機采用的6種增強并行性功能的技術(shù)措施是什么？解：1.顯示并行指令計算技術(shù)2.超長指令字技術(shù)3.分支推斷技術(shù)4.推測技術(shù)5.軟件流水技術(shù)6.寄存器堆棧技術(shù)五、計算題（10分）設(shè)存儲器容量為64M字，字長為64位，模塊數(shù)m=8，分別用順序和交叉方式進行組織。存儲周期T=100ns，數(shù)據(jù)總線寬度為64位，總線傳送周期t=50ns。求：順序存儲器和交叉存儲器的帶寬各是多少？解：順序存儲器和交叉存儲器連續(xù)讀出m=8個字的性息總量都是Q=64bx8=512b順序存儲器和交叉存儲器連續(xù)讀出4個字所需的時間分別是：t2=mT=8x100ns=

31、8x10-7st1=T+(m-1)t=100ns+7x50ns=4.5x10-7s順序存儲器和交叉存儲器的帶寬分別是:W2=q/t2=512b/(8x10-7)s=640Mb/sW1=q/t1=512b/(4.5x10-7)s=1137.8Mb/s六、分析題（12分）一種二進制RS型32位的指令結(jié)構(gòu)如下：其中OP為操作碼字段，X為尋址模式字段，D為偏移量字段，其尋址模式定義為有效地址E算法及說明列表如下：請寫出6種尋址方式的名稱。解：1.直接尋址方式2.相對尋址方式3.變址尋址方式4.基址尋址方式5.間接尋址方式6.寄存器間接尋址方式七、設(shè)計題（15分）CPU的數(shù)據(jù)通路如圖1所示。運算器中R0

32、R3為通用寄存器，DR為數(shù)據(jù)緩沖寄存器，PSW為狀態(tài)字寄存器。D-cache為數(shù)據(jù)存儲器，I-cache為指令存儲器，PC為程序計數(shù)器（具有加1功能），IR為指令寄存器。單線箭頭信號均為微操作控制信號（電位或脈沖），如LR0表示讀出R0寄存器，SR0表示寫入R0寄存器。機器指令“LDA(R3),R0”實現(xiàn)的功能是：以（R3）的內(nèi)容為數(shù)存單元地址，讀出數(shù)存該單元中數(shù)據(jù)至通用寄存器R0中。請畫出該取數(shù)指令周期流程圖，并在CPU周期框外寫出所需的微操作控制信號。（一個CPU周期有T1T4四個時鐘信號，寄存器打入信號必須注明時鐘序號）本科生期末試卷（五）一、選擇題（每小題1分，共15分）1某機字長64

33、位，1位符號位，63位表示尾數(shù)，若用定點整數(shù)表示，則最大正整數(shù)位（A）。A+(263-1)B+(264-1)C-(263-1)D-(264-1)2請從下面浮點運算器中的描述中選出兩個描述正確的句子（AC）。A浮點運算器可用兩個松散連接的定點運算部件一階碼和尾數(shù)部件來實現(xiàn)B階碼部件可實現(xiàn)加，減，乘，除四種運算。C階碼部件只進行階碼相加，相減和比較操作。D尾數(shù)部件只進行乘法和除法運算。3存儲單元是指（B）。A存放1個二進制信息位的存儲元B存放1個機器字的所有存儲元集合C存放1個位元組的所有存儲元集合D存放2個位元組的所有存儲元集合4某機字長32位，存儲容量1MB，若按字編址，它的尋址范圍是（D）。

34、A01MB0512KBC056KD0256KB5用于對某個寄存器中操作數(shù)的尋址方式為（C）。A直接B間接C寄存器直接D寄存器間接6程控類的指令功能是（D）。A進行算術(shù)運算和邏輯運算B進行主存與CPU之間的數(shù)據(jù)傳送C進行CPU和I/O設(shè)備之間的數(shù)據(jù)傳送D改變程序執(zhí)行的順序7指令周期是指（C）。ACPU從主存取出一條指令的時間BCPU執(zhí)行一條指令的時間CCPU從主存取出一條指令加上執(zhí)行一條指令的時間D時鐘周期時間8描述當代流行總線結(jié)構(gòu)中基本概念不正確的句子是（AC）。A當代流行的總線不是標準總線B當代總線結(jié)構(gòu)中，CPU和它私有的cache一起作為一個模塊與總線相連C系統(tǒng)中允許有一個這樣的CPU模塊

35、9CRT的顏色為256色，則刷新存儲器每個單元的字長是（C）。A256位B16位C8位D7位10發(fā)生中斷請求的條件是（A）。A一條指令執(zhí)行結(jié)束B一次I/O操作結(jié)束C機器內(nèi)部發(fā)生故障D一次DMA操作結(jié)束11中斷矢量地址是（B）。A子程序入口地址B中斷服務程序入口地址C中斷服務程序入口地址指示器D例行程序入口地址12IEEE1394所以能實現(xiàn)數(shù)據(jù)傳送的實時性，是因為（AC）。A除非同步傳送外，還提供同步傳送方式B提高了時鐘頻率C除優(yōu)先權(quán)仲裁外，還提供均等仲裁,緊急仲裁兩種總線仲裁方式D能夠進行熱插拔13直接映射cache的主要優(yōu)點是實現(xiàn)簡單。這種方式的主要缺點是（B）。A它比其他cache映射方式

36、價格更貴B如果使用中的2個或多個塊映射到cache同一行，命中率則下降C它的存取時間大于其他cache映射方式Dcache中的塊數(shù)隨著主存容量增大而線性增加14虛擬存儲器中段頁式存儲管理方案的特性為（C）。A空間浪費大，存儲共享不易，存儲保護容易，不能動態(tài)連接B空間浪費小，存儲共享容易，存儲保護不易，不能動態(tài)連接C空間浪費大，存儲共享不易，存儲保護容易，能動態(tài)連接D空間浪費小，存儲共享容易，存儲保護容易，能動態(tài)連接15安騰處理機的指令格式中，操作數(shù)尋址采用（B）。AR-R-S型BR-R-R型CR-S-S型DS-S-S型二、填空題（每小題2分，共20分）1IEEE6754標準規(guī)定的64位浮點數(shù)格

37、式中，符號位為1位，階碼為11位，尾數(shù)為52位。則它所能表示的最大規(guī)格化正數(shù)為（）。2直接使用西文鍵盤輸入漢字，進行處理，并顯示打印漢字，要解決漢字的（）、（）和（）三種不同用途的編碼。3數(shù)的真值變成機器碼時有四種表示方法，即（）表示法，（）表示法，（）表示法，（）表示法。4主存儲器的技術(shù)指標有（），（），（），（）。5cache和主存構(gòu)成了（），全由（）來實現(xiàn)。6根據(jù)通道的工作方式，通道分為（）通道和（）通道兩種類型。7SCSI是（）I/O標準界面，IEEE1394是（）I/O標準界面。8某系統(tǒng)總線的一個存取周期最快為3個總線時鐘周期，總線在一個總線周期中可以存取32位數(shù)據(jù)。如總線的時鐘頻率

38、為8.33MHz，則總線的帶寬是（）。9操作系統(tǒng)是計算機硬件資源管理器，其主要管理功能有（）管理、（）管理和（）管理。10安騰處理機采用VLIW技術(shù)，編譯器經(jīng)過優(yōu)化，將多條能并行執(zhí)行的指令合并成一個具有（）的超長指令字，控制多個獨立的（）同時工作。三、簡答題（每小題8分，共16分）1畫圖說明現(xiàn)代計算機系統(tǒng)的層次結(jié)構(gòu)。2簡述水平型微指令和垂直型微指令的特點。四、計算題（10分）CPU執(zhí)行一段程序時，cache完成存取的次數(shù)為2420次，主存完成的次數(shù)為80次，已知cache存儲周期為40ns，主存存儲周期為200ns，求cache/主存系統(tǒng)的效率和平均訪問時間。h=2420/2500=0.968

39、ta=h*tc+(1-h)*tm=45.12nse=tc/ta=88.65%五、設(shè)計題（12分）某機器單字長指令為32位，共有40條指令，通用寄存器有128個，主存最大尋址空間為64M。尋址方式有立即尋址、直接尋址、寄存器尋址、寄存器間接尋址、基值尋址、相對尋址六種。請設(shè)計指令格式，并做必要說明。六、證明題（12分）一條機器指令的指令周期包括取指（IF）、譯碼（ID）、執(zhí)行（EX）、寫回（WB）四個過程段，每個過程段1個時鐘周期T完成。先段定機器指令采用以下三種方式執(zhí)行：非流水線（順序）方式，標量流水線方式，超標量流水線方式。請畫出三種方式的時空圖，證明流水計算機比非流水計算機具有更高的吞吐率

40、。七、設(shè)計題（15分）CPU的數(shù)據(jù)通路如圖1所示。運算器中R0R3為通用寄存器，DR為數(shù)據(jù)緩沖寄存器，PSW為狀態(tài)字寄存器。D-cache為數(shù)據(jù)存儲器，I-cache為指令存儲器，PC為程序計數(shù)器（具有加1功能），IR為指令寄存器。單線箭頭信號均為微操作控制信號（電位或脈沖），如LR0表示讀出R0寄存器，SR0表示寫入R0寄存器。機器指令“STOR1,(R2)”實現(xiàn)的功能是：將寄存器R1中的數(shù)據(jù)寫入到以（R2）為地址的數(shù)存單元中。請畫出該存數(shù)指令周期流程圖，并在CPU周期框外寫出所需的微操作控制信號。（一個CPU周期含T1T4四個時鐘信號，寄存器打入信號必須注明時鐘序號）解：本科生期末試卷（六

41、）一、選擇題（每小題1分，共15分）1從器件角度看，計算機經(jīng)歷了五代變化。但從系統(tǒng)結(jié)構(gòu)看，至今絕大多數(shù)計算機仍屬于（B）計算機。A并行B馮諾依曼C智能D串行2某機字長32位，其中1位表示符號位。若用定點整數(shù)表示，則最小負整數(shù)為（A）。A-(231-1)B-(230-1)C-(231+1)D-(230+1)3以下有關(guān)運算器的描述，（C）是正確的。A只做加法運算B只做算術(shù)運算C算術(shù)運算與邏輯運算D只做邏輯運算4EEPROM是指（D）。A讀寫存儲器B只讀存儲器C閃速記憶體D電擦除可編程只讀存儲器5常用的虛擬存儲系統(tǒng)由（B）兩級存儲器組成，其中輔存是大容量的磁表面存儲器。Acache-主存B主存-輔存

42、Ccache-輔存D通用寄存器-cache6RISC訪內(nèi)指令中，操作數(shù)的物理位置一般安排在（D）。A棧頂和次棧頂B兩個主存單元C一個主存單元和一個通用寄存器D兩個通用寄存器7當前的CPU由（D）組成。A控制器B控制器、運算器、cacheC運算器、主存D控制器、ALU、主存8流水CPU是由一系列叫做“段”的處理部件組成。和具備m個并行部件的CPU相比，一個m段流水CPU的吞吐能力是（）。A具備同等水平B不具備同等水平C小于前者D大于前者9在集中式總線仲裁中，（A）方式回應時間最快。A獨立請求B計數(shù)器定時查詢C菊花鏈10CPU中跟蹤指令后繼地址的寄存器是（C）。A地址寄存器B指令計數(shù)器C程序計數(shù)器

43、D指令寄存器11從信息流的傳輸速度來看，（A）系統(tǒng)工作效率最低。A單總線B雙總線C三總線D多總線12單級中斷系統(tǒng)中，CPU一旦回應中斷，立即關(guān)閉（C）標志，以防止本次中斷服務結(jié)束前同級的其他中斷源產(chǎn)生另一次中斷進行干擾。A中斷允許B中斷請求C中斷屏蔽DDMA請求13安騰處理機的典型指令格式為（）位。A32位B64位C41位D48位14下面操作中應該由特權(quán)指令完成的是（）。A設(shè)置定時器的初值B從用戶模式切換到管理員模式C開定時器中斷D關(guān)中斷15下列各項中，不屬于安騰體系結(jié)構(gòu)基本特征的是（）。A超長指令字B顯式并行指令計算C推斷執(zhí)行D超線程二、填空題（每小題2分，共20分）1字符信息是符號數(shù)據(jù)，屬

44、于處理（）領(lǐng)域的問題，國際上采用的字符系統(tǒng)是七單位的（）碼。2按IEEE754標準，一個32位浮點數(shù)由符號位S（1位）、階碼E（8位）、尾數(shù)M（23位）三個域組成。其中階碼E的值等于指數(shù)的真值（）加上一個固定的偏移值（）。3雙端口存儲器和多模塊交叉存儲器屬于并行存儲器結(jié)構(gòu)，其中前者采用（）并行技術(shù)，后者采用（）并行技術(shù)。4虛擬存儲器分為頁式、（）式、（）式三種。5安騰指令格式采用5個字段：除了操作碼（OP）字段和推斷字段外，還有3個7位的（）字段，它們用于指定（）2個源操作數(shù)和1個目標操作數(shù)的地址。6CPU從存儲器取出一條指令并執(zhí)行該指令的時間稱為（），它常用若干個（）來表示。7安騰CPU中的

45、主要寄存器除了128個通用寄存器、128個浮點寄存器、128個應用寄存器、1個指令指針寄存器（即程序計數(shù)器）外，還有64個（）和8個（）。8衡量總線性能的重要指標是（），它定義為總線本身所能達到的最高傳輸速率，單位是（）。9DMA控制器按其結(jié)構(gòu)，分為（）DMA控制器和（）DMA控制器。前者適用于高速設(shè)備，后者適用于慢速設(shè)備。1064位處理機的兩種典型體系結(jié)構(gòu)是（）和（）。前者保持了與IA-32的完全兼容，后者則是一種全新的體系結(jié)構(gòu)。三、簡答題（每小題8分，共16分）1簡要總結(jié)一下，采用哪幾種技術(shù)手段可以加快存儲系統(tǒng)的訪問速度？采用更高速的技術(shù)來縮短讀出時間，還可采用并行技術(shù)的存儲器。2一臺機器

46、的指令系統(tǒng)有哪幾類典型指令？列出其名稱。數(shù)據(jù)傳送類控制類運算類邏輯類輸入輸出類字符串處理類特權(quán)類五、設(shè)計題（12分）現(xiàn)給定與門、或門、異或門三種芯片，其中與門、或門的延遲時間為20ms，異或門的延遲時間為60ns。請寫出一位全加器（FA）的真值表和邏輯表達式，畫出FA的邏輯圖。畫出32位行波進位加法器/減法器的邏輯圖。注：畫出最低2位和最高2位（含溢出電路）計算一次加法所用的總時間。六、計算題（12分）某計算機的存儲系統(tǒng)由cache、主存和磁盤構(gòu)成。cache的訪問時間為15ns；如果被訪問的單元在主存中但不在cache中，需要用60ns的時間將其裝入cache，然后再進行訪問；如果被訪問的單元不在主存中，則需要10ms的時間將其從磁盤中讀入主存，然后再裝入cache中并開始訪問。若cache的命中率為90%，主存的命中率為60%，求該系統(tǒng)中訪問一個字的平均時間。七、計算題（15分）假設(shè)使用100臺多處理機系統(tǒng)獲得加速比80，求原計算機程序中串行部分所占的比例是多少？本科生期末試卷（七）一、選擇題（每小題1分，共15分）1馮諾依曼機工作的基本方式的特點是（B）。A多指令流單數(shù)據(jù)流B按地址訪問并順序執(zhí)行指令C堆