計(jì)算機(jī)組成原理課后答案(第二版)_唐朔飛_第三章

1、系 統(tǒng) 總 線,第 三 章,1. 什么是總線？總線傳輸有何特點(diǎn)？為了減輕總線的負(fù)載，總線上的部件都應(yīng)具備什么特點(diǎn)？ 解：總線是多個(gè)部件共享的傳輸部件； 總線傳輸?shù)奶攸c(diǎn)是：某一時(shí)刻只能有一路信息在總線上傳輸，即分時(shí)使用； 為了減輕總線負(fù)載，總線上的部件應(yīng)通過(guò)三態(tài)驅(qū)動(dòng)緩沖電路與總線連通,4. 為什么要設(shè)置總線判優(yōu)控制？常見的集中式總線控制有幾種？各有何特點(diǎn)？哪種方式響應(yīng)時(shí)間最快？哪種方式對(duì)電路故障最敏感？ 解：總線判優(yōu)控制解決多個(gè)部件同時(shí)申請(qǐng)總線時(shí)的使用權(quán)分配問(wèn)題； 常見的集中式總線控制有三種：鏈?zhǔn)讲樵?、?jì)數(shù)器查詢、獨(dú)立請(qǐng)求； 特點(diǎn)：鏈?zhǔn)讲樵兎绞竭B線簡(jiǎn)單，易于擴(kuò)充，對(duì)電路故障最敏感；計(jì)數(shù)器查詢方式

2、優(yōu)先級(jí)設(shè)置較靈活，對(duì)故障不敏感，連線及控制過(guò)程較復(fù)雜；獨(dú)立請(qǐng)求方式判優(yōu)速度最快，但硬件器件用量大，連線多，成本較高,5. 解釋概念：總線寬度、總線帶寬、總線復(fù)用、總線的主設(shè)備（或主模塊）、總線的從設(shè)備（或從模塊）、總線的傳輸周期、總線的通信控制。 解： 總線寬度指數(shù)據(jù)總線的位（根）數(shù)，用bit（位）作單位。 總線帶寬指總線在單位時(shí)間內(nèi)可以傳輸?shù)臄?shù)據(jù)總量，相當(dāng)于總線的數(shù)據(jù)傳輸率，等于總線工作頻率與總線寬度（字節(jié)數(shù)）的乘積。 總線復(fù)用指兩種不同性質(zhì)且不同時(shí)出現(xiàn)的信號(hào)分時(shí)使用同一組總線，稱為總線的“多路分時(shí)復(fù)用,總線的主設(shè)備（主模塊）指一次總線傳輸期間，擁有總線控制權(quán)的設(shè)備（模塊）； 總線的從設(shè)備（

3、從模塊）指一次總線傳輸期間，配合主設(shè)備完成傳輸?shù)脑O(shè)備（模塊），它只能被動(dòng)接受主設(shè)備發(fā)來(lái)的命令； 總線的傳輸周期總線完成一次完整而可靠的傳輸所需時(shí)間； 總線的通信控制指總線傳送過(guò)程中雙方的時(shí)間配合方式,6. 試比較同步通信和異步通信。 解： 同步通信由統(tǒng)一時(shí)鐘控制的通信，控制方式簡(jiǎn)單，靈活性差，當(dāng)系統(tǒng)中各部件工作速度差異較大時(shí)，總線工作效率明顯下降。適合于速度差別不大的場(chǎng)合； 異步通信不由統(tǒng)一時(shí)鐘控制的通信，部件間采用應(yīng)答方式進(jìn)行聯(lián)系，控制方式較同步復(fù)雜，靈活性高，當(dāng)系統(tǒng)中各部件工作速度差異較大時(shí)，有利于提高總線工作效率,8. 為什么說(shuō)半同步通信同時(shí)保留了同步通信和異步通信的特點(diǎn)？ 解： 半同步

4、通信既能像同步通信那樣由統(tǒng)一時(shí)鐘控制，又能像異步通信那樣允許傳輸時(shí)間不一致，因此工作效率介于兩者之間,10. 什么是總線標(biāo)準(zhǔn)？為什么要設(shè)置總線標(biāo)準(zhǔn)？目前流行的總線標(biāo)準(zhǔn)有哪些？什么是即插即用？哪些總線有這一特點(diǎn)？ 解： 總線標(biāo)準(zhǔn)可理解為系統(tǒng)與模塊、模塊與模塊之間的互連的標(biāo)準(zhǔn)界面。 總線標(biāo)準(zhǔn)的設(shè)置主要解決不同廠家各類模塊化產(chǎn)品的兼容問(wèn)題； 目前流行的總線標(biāo)準(zhǔn)有：ISA、EISA、PCI等； 即插即用指任何擴(kuò)展卡插入系統(tǒng)便可工作。EISA、PCI等具有此功能,11. 畫一個(gè)具有雙向傳輸功能的總線邏輯圖。 解：此題實(shí)際上是要求設(shè)計(jì)一個(gè)雙向總線收發(fā)器，設(shè)計(jì)要素為三態(tài)、方向、使能等控制功能的實(shí)現(xiàn)，可參考7

5、4LS245等總線緩沖器芯片內(nèi)部電路。 邏輯圖如下：（n位,使能 控制,方向 控制,錯(cuò)誤的設(shè)計(jì),這個(gè)方案的錯(cuò)誤是： 不合題意。按題意要求應(yīng)畫出邏輯線路圖而不是邏輯框圖,12. 設(shè)數(shù)據(jù)總線上接有A、B、C、D四個(gè)寄存器，要求選用合適的74系列芯片，完成下列邏輯設(shè)計(jì)： （1） 設(shè)計(jì)一個(gè)電路，在同一時(shí)間實(shí)現(xiàn)DA、DB和DC寄存器間的傳送； （2） 設(shè)計(jì)一個(gè)電路，實(shí)現(xiàn)下列操作： T0時(shí)刻完成D總線； T1時(shí)刻完成總線A； T2時(shí)刻完成A總線； T3時(shí)刻完成總線B,令：BUSA=BUSB=BUSC=CP； DBUS= -OE； 當(dāng)CP前沿到來(lái)時(shí)，將DA、B、C,解： （1）采用三態(tài)輸出的D型寄存器74L

6、S374做A、B、C、D四個(gè)寄存器，其輸出可直接掛總線。A、B、C三個(gè)寄存器的輸入采用同一脈沖打入。注意-OE為電平控制，與打入脈沖間的時(shí)間配合關(guān)系為,OE： CP,現(xiàn)以8位總線為例，設(shè)計(jì)此電路，如下圖示,數(shù)據(jù)總線,D7 D0,BUSA,2）寄存器設(shè)置同（1），由于本題中發(fā)送、接收不在同一節(jié)拍，因此總線需設(shè)鎖存器緩沖，鎖存器采用74LS373（電平使能輸入）。節(jié)拍、脈沖配合關(guān)系如下,時(shí)鐘： CLK： 節(jié)拍電平：Ti： 打入脈沖：Pi,圖中，脈沖包在電平中，為了留有較多的傳送時(shí)間，脈沖設(shè)置在靠近電平后沿處,節(jié)拍、脈沖分配邏輯如下,二位 格雷 碼同 步計(jì) 數(shù)器,1,1,1,1,CLK,P0 P1

7、P2 P3,T0 T1 T2 T3,T0,T1,T2,T3,節(jié)拍、脈沖時(shí)序圖如下,CLK： T0： T1： T2： T3： P0： P1： P2： P3,以8位總線為例，電路設(shè)計(jì)如下：（圖中，A、B、C、D四個(gè)寄存器與數(shù)據(jù)總線的連接方法同上。,1,1Q 8Q OE 1D 8D,374 A,1Q 8Q OE 1D 8D,374 B,BUSB,DBUS,CBUS,BBUS,ABUS,BUSA,1Q 8Q OE 1D 8D,374 D,BUSD,1Q 8Q OE G 1D 8D,373,1Q 8Q OE 1D 8D,BUSC,374 C,1,T1 T3 T0 T2,數(shù)據(jù)總線（D7D0,令：ABUS

8、= -T2 DBUS = -T0 BUSA = P1 BUSB = P3,返回目錄,14. 設(shè)總線的時(shí)鐘頻率為8MHz，一個(gè)總線周期等于一個(gè)時(shí)鐘周期。如果一個(gè)總線周期中并行傳送16位數(shù)據(jù)，試問(wèn)總線的帶寬是多少？ 解： 總線寬度 = 16位/8 =2B 總線帶寬 = 8MHz2B =16MB/s,15. 在一個(gè)32位的總線系統(tǒng)中，總線的時(shí)鐘頻率為66MHz，假設(shè)總線最短傳輸周期為4個(gè)時(shí)鐘周期，試計(jì)算總線的最大數(shù)據(jù)傳輸率。若想提高數(shù)據(jù)傳輸率，可采取什么措施？ 解法1： 總線寬度 =32位/8 =4B 時(shí)鐘周期 =1/ 66MHz =0.015s 總線最短傳輸周期 =0.015s4 =0.06s 總線最大數(shù)據(jù)傳輸率 = 4B/0.06s =66.67MB/s,解法2： 總線工作頻率 = 66MHz/4 =16.5MHz 總線最大數(shù)據(jù)傳輸率 =16.5MHz4B =66MB/s 若想提高總線的數(shù)據(jù)傳輸率，可提高總線的時(shí)鐘頻率，或減少總線周期中的時(shí)鐘個(gè)數(shù)，或增加總線寬度,16. 在異步串行傳送系統(tǒng)中，字符格式為：1個(gè)起始位、8個(gè)數(shù)