數(shù)字邏輯設計及應用 本科

1、.姓名_ 專業(yè)名稱_班號_學號_教學中心_ 密 封 線 電子科技大學網(wǎng)絡教育考卷（A卷）(20 年至20 學年度第 學期)考試時間 年 月 日(120分鐘) 課程 數(shù)字邏輯設計及應用（本科） 教師簽名_ 大題號一二三四五六七八九十合 計得 分一、填空題(每空1分，共20分)1、請完成如下的進制轉(zhuǎn)換：22.7510= 2= 8= 16；2、F6.A16= 10= 8421BCD= 余3碼3、-9910的8位（包括符號位）二進制原碼是 ，8位二進制反碼是 ，8位二進制補碼是 ；圖1-64、請問邏輯F=A/B+(CD)/+BE/的反函數(shù)F/= ；5、F(A,B,C)=m（2,4,6）=M( )；6、

2、請問圖1-6所完成的邏輯是Y= ；7、74148器件是一個2-8編碼器，它采用的編碼方式是 ；8、74283器件是一個4位全加器，它的內(nèi)部邏輯電路與串行加法器不同，采用的是 方法來實現(xiàn)全加邏輯。9、如果一個與或邏輯電路的函數(shù)式為：，該邏輯存在靜態(tài)冒險，現(xiàn)通過添加冗余項的方式來消除該冒險，則該冗余項為 ；10、請寫出JK觸發(fā)器的特性方程：= ；11、請寫出T觸發(fā)器的特性方程：= ；12、請寫出D觸發(fā)器的特性方程：= ；13、請寫出SR觸發(fā)器的特性方程：= ；14、如果某組合邏輯的輸入信號的個數(shù)為55個，則需要 位的輸入編碼來實現(xiàn)該邏輯。二、選擇題（每題1分，共10分）1、下面有關(guān)帶符號的二進制運

3、算，描述正確的是，其中X是被減數(shù)，Y是加數(shù)，S為和：. X原碼+Y原碼=S原碼 . X補碼+Y補碼=S補碼 . X反碼+Y反碼=S反碼 . X原碼+Y原碼=S補碼 2、邏輯函數(shù)式AC+ABCD+ACD/+A/C= . AC . C . A . ABCD3、請問F=AB的對偶式 . A+B . AB . AB . AB/+A/B4、已知門電路的電平參數(shù)如下：請問其高電平的噪聲容限為：.2.2V .1.2V .0.7V .0.3V5、下面描述方法，對于一個組合邏輯而言，具備唯一性的是：.邏輯函數(shù)式 .真值表.卡諾圖 .邏輯電路圖6、下面電路中，屬于時序邏輯電路的是： .移位寄存器 .多人表決電路.

4、比較器 .碼制變換器7、一個D觸發(fā)器的驅(qū)動方程為，則其邏輯功能與以下哪種觸發(fā)器相同：. JK觸發(fā)器 . SR觸發(fā)器. D觸發(fā)器 . T觸發(fā)器8、n位環(huán)形計數(shù)器，其計數(shù)循環(huán)圈中的狀態(tài)個（模）數(shù)為：.n個 .2n個.2n個 .2n-1個9、n位扭環(huán)計數(shù)器，其計數(shù)循環(huán)圈中的狀態(tài)個（模）數(shù)為：.n個 .2n個.2n個 .2n-1個10、用555時基電路外接定時阻容元件構(gòu)成單穩(wěn)態(tài)觸發(fā)器，當增大阻容元件的數(shù)值時，將使：.輸出脈沖的幅度增加 .輸出脈沖寬度增加.輸出脈沖重復頻率提高 .以上說法都不對三、判斷題（每題1分，共10分）1、CMOS集成邏輯OD門，可以用以線與操作；（ ）2、三態(tài)門的附加控制端輸入

5、無效時，其輸出也無效；（ ）3、三態(tài)門的三個狀態(tài)分別為高電平、低電平和高阻態(tài)；（ ）4、施密特觸發(fā)輸入的門電路，當輸入從高電平變換到低電平，和從低電平變換到高電平，它的輸出變化軌跡相同；（ ）5、組合邏輯和時序邏輯的區(qū)別主要在于前者與時間無關(guān)，而后者時間的因素必須考慮進去；（ ）6、一個邏輯的函數(shù)式并不唯一，但是最簡的與或表達式是唯一的；（ ）7、模擬信號是連續(xù)的，而數(shù)字信號是離散的；（ ）8、當兩個組合邏輯的真值表相同是，則表明這兩個邏輯是相等的；（ ）9、對于一個優(yōu)先編碼器而言，當輸入多個有效時，其輸出很難討論；（ ）10、串行加法器比超前進位加法器速度更快，且電路更為簡單；（ ）四、卡諾

6、圖化簡（8分） 請將邏輯F（A,B,C,D） = Sm( 0, 2, 3, 5, 7, 8, 10, 11, 13)化成最簡與或式；五、組合邏輯分析，要求如下：（8分）該邏輯電路圖如圖5所示，具體要求如下：圖51、 寫出邏輯S和CO的邏輯函數(shù)式2、 畫出將該邏輯的真值表圖6六、時序邏輯分析，要求如下：（14分）邏輯電路圖如圖6所示，請完成：1、 寫出驅(qū)動方程、狀態(tài)方程；2、 畫出狀態(tài)轉(zhuǎn)換圖或者狀態(tài)轉(zhuǎn)換表。七、組合邏輯設計，要求如下：（8分）利用一塊74138芯片和一定的門電路實現(xiàn)如下邏輯：其中74138為3-8二進制譯碼器八、時序邏輯設計，要求如下：（10分） 利用74163和一定的門電路實現(xiàn)如下的七進