數(shù)字電路復(fù)習(xí)筆記

1、Chapter1 數(shù)制和數(shù)碼1.1數(shù)制轉(zhuǎn)換：Binary、Octal、Decimal、HexadecimalBD：數(shù)字乘以其位權(quán)。BO：三位一組BH：四位一組DB：法一：整數(shù)部分：除以二，得到由余數(shù)以及最后的商（0或1）組成的值，它們的位權(quán)依次為20,21,22。小數(shù)部分：乘以二，結(jié)果小于1，則標(biāo)志位為0；大于1則標(biāo)志位為1，再將結(jié)果減去1后作下一輪乘以二，這樣也得到一組值，它們的位權(quán)依次為2(-1),2(-2),2(-3)。法二：拼湊，將該數(shù)與2n作比較。DO、DH都是先將DB，然后BO、BHO和H間轉(zhuǎn)換都是以B為橋梁。1.2 原碼、反碼、補(bǔ)碼正數(shù)：原碼=反碼=補(bǔ)碼負(fù)數(shù)：反碼不變符號位，其他

2、取反；補(bǔ)碼先反碼，再在最低位加11.3 二進(jìn)制數(shù)的計算加：逢二進(jìn)一減：借一當(dāng)二。A-B在計算機(jī)中是A（補(bǔ)）+（-B）（補(bǔ)），得到是結(jié)果的補(bǔ)碼。乘：移位累加除：長除法。同十進(jìn)制，除數(shù)（n位），若被除數(shù)最高的n位大于除數(shù)，則開始寫商，不然在n+1位開始。1.4 二進(jìn)制數(shù)碼對十進(jìn)制數(shù)09編碼，需要四位二進(jìn)制，主要有：有權(quán)碼：8421碼、2421碼、5211碼無權(quán)碼：格雷碼、余3碼、循環(huán)余3碼有權(quán)碼的位權(quán)即為名稱中的數(shù)字；格雷碼相鄰兩數(shù)只有一位數(shù)碼產(chǎn)生變化，且無法用計算式表達(dá)。Chapter2 邏輯函數(shù)及其簡化2.1 邏輯運(yùn)算變量取值：0、1，邏輯運(yùn)算1+1=1，而算數(shù)運(yùn)算1+1=0?；具\(yùn)算：與、或

3、、非與門：YABAB或門：YA+B非門：Y衍生運(yùn)算：與非、或非、同或、異或與非：或非：同或：異或：總結(jié)：邏輯符號中，與是&，或是1，非是1；電路符號中，與是包子型，或是月亮型，非是小環(huán)。2.2邏輯代數(shù)的運(yùn)算規(guī)則2.2.1 公式、定律1 基本公式加法（或）：注意A+A+A+=A加法重疊規(guī)律。乘法（與）：注意AAA=A乘法重疊規(guī)律。2 運(yùn)算定律結(jié)合律：加法、乘法分配律：注意A+BC=（A+B）（A+C）交換律：加法、乘法反演律：或非=非與、與非=非或（與=非或非、或=非與非）3 吸收定律（吸收冗余項）4其他公式2.2.2 運(yùn)算法則1.代入規(guī)則：因?yàn)橹豢扇?或1，所以可用式子替量。2.反演規(guī)則：對于

4、任一邏輯表達(dá)式，原變量換成反變量、反變量換成原變量、與變非、非變與、0換成1、1換成0，兩個表達(dá)式相等。注意：即與數(shù)量無關(guān)。3.對偶規(guī)則：兩個式子相等，則其各自的對偶式也相等。對偶式：與變或、或變與、1變0、0變1總結(jié)：這些性質(zhì)、定律、規(guī)則之所以成立，都是因?yàn)檫壿嬤\(yùn)算的自變量是布爾量。2.3 邏輯函數(shù)的代數(shù)變換及簡化邏輯函數(shù)的表示方法：邏輯表達(dá)式、邏輯圖、真值表、卡諾圖2.4 邏輯函數(shù)的標(biāo)準(zhǔn)形式：最大項表達(dá)式、最小項表達(dá)式最大項：邏輯函數(shù)中所有自變量（原變量或者反變量）的或項。任何函數(shù)都可以被其最大項之積唯一描述。將這些最大項羅列出來，譯碼得到一個十進(jìn)制數(shù)，即為最大項的編號。最小項：邏輯函數(shù)中

5、所有自變量（原變量或者反變量）的與項。任何函數(shù)都可以被其最小項之和唯一描述。將這些最小項羅列出來，譯碼得到一個十進(jìn)制數(shù)，即為最小項的編號。同一函數(shù)的最大項表達(dá)式和最小項表達(dá)式的關(guān)系：二者的編號互補(bǔ)。實(shí)際應(yīng)用中，常用最小項表達(dá)式來表示一個邏輯函數(shù)，這是由于加比乘方便。2.5邏輯函數(shù)的卡諾圖表示卡諾圖其實(shí)就是方格表，每個方格對應(yīng)自變量的一組取值，0001111000011110ABCD注意圖中m下標(biāo)的變化，這是由于橫、縱兩向相鄰的自變量取值只變化一個。用卡諾圖表示最小項表達(dá)式（L=），則1表示原變量，0表示反變量，也即變量的二進(jìn)制編碼對應(yīng)最小項編號時，L=1；用卡諾圖表示最大項表達(dá)式（L=），則1

6、表示反變量，0表示原變量，也即變量二進(jìn)制編碼對應(yīng)最大項編號時，L=0?？ㄖZ圖（最小項表達(dá)）的化簡：相鄰兩個方格為1，對比其自變量的二進(jìn)制編碼，有變化的量則消去，留下不變量，且1為原變量，0為反變量。注意化簡時要把卡諾圖當(dāng)成一個無縫連接的立體。兩次合并方格，至少有一個小方格是不同的。Chapter3 邏輯門電路3.1分立元件門電路3.1.1二極管開關(guān)特性正向?qū)?，反向截止如果二極管外接正向電壓，只要該電壓值超過二極管的正向開啟電壓，二極管導(dǎo)通，而其正向電壓將維持在鍺管0.2V，硅管0.7V，流經(jīng)二極管的電流較大，可以認(rèn)為相當(dāng)于開關(guān)閉合。如果二極管外接反向電壓，只要該電壓不超過反向擊穿電壓，或者小

7、于的正向電壓，流過二級干的電流很小，此時相當(dāng)于開關(guān)斷開。3.1.2 三極管的開關(guān)特性（以NPN管為例）三極管的三極：基極B(Base)、發(fā)射極E(Emitter)、集電極C(Collector)。三極管三種工作狀態(tài)：截止、放大、飽和，截止：發(fā)射結(jié)反偏、集電結(jié)反偏，相當(dāng)于開關(guān)斷開。條件：放大：發(fā)射結(jié)正偏、集電結(jié)反偏，（為集電極的飽和電流）飽和：發(fā)射結(jié)正偏、集電結(jié)正偏，相當(dāng)于開關(guān)閉合。條件：三極管的工作狀態(tài)，主要看三極管腳的電位。在數(shù)字電路中，NPN型三極管的集電極電壓決定其本身的工作狀態(tài)，若該電壓信號為高電平時，則該三極管處于飽和導(dǎo)通狀態(tài)，若該電壓信號為低電平，則該三極管處于截止?fàn)顟B(tài)。3.1.3

8、 MOS管的開關(guān)特性（以增強(qiáng)型為例）柵極G（Gate）、漏極D（Drain）、源極S（source）。開啟電壓：MOS管工作在截止區(qū)，漏源電流基本為0，輸出電壓，MOS管處于斷開狀態(tài)。開啟電壓UT：MOS管工作在導(dǎo)通區(qū)，漏源電流=/( +)。其中，rDS為MOS管導(dǎo)通時的漏源電阻。輸出電壓=/(+),如果，則0V，MOS管處于接通狀態(tài)。三極管是流控元件，MOS管是壓控元件；三極管開關(guān)速度慢，開關(guān)損耗大，驅(qū)動損耗大，導(dǎo)通損耗也大；三極管便宜，MOS管貴。與門 或門 非門3.2 TTL集成邏輯門為了讓多個邏輯門電路輸出能夠?qū)崿F(xiàn)并聯(lián)連接使用（線與），常用的電路形式有兩種：一種稱為集電極開路門電路（O

9、C open collector gate）；另一種為三態(tài)輸出邏輯門電路（TS three state output gate）Chapter 4 組合邏輯電路邏輯電路分為兩大類：組合邏輯電路（Combination logic circuit）和時序邏輯電路(Sequential logic circuit)組合邏輯電路特點(diǎn)1.輸入域輸出之間一般沒有反饋回路；2.電路中沒有記憶單元；3.當(dāng)輸入信號的狀態(tài)組合改變時，輸出狀態(tài)也隨之改變。競爭與冒險Competition&Risk競爭：組合電路中，某一輸入變量經(jīng)不同路徑傳輸后，到達(dá)電路中某一匯合點(diǎn)的時間有先有后，此乃競爭。冒險：由于競爭而使電路輸

10、出發(fā)生瞬間錯誤的現(xiàn)象。如果一個自變量的原變量和反變量都出現(xiàn)在邏輯函數(shù)中，那么就有產(chǎn)生競爭，但競爭未必產(chǎn)生冒險。判斷方法：1.代數(shù)法：如果函數(shù)表達(dá)式經(jīng)過化簡出現(xiàn)，則會出現(xiàn)負(fù)向毛刺，稱為0型冒險，如果函數(shù)表達(dá)式經(jīng)過化簡出現(xiàn)，則會出現(xiàn)正向毛刺，稱為1型冒險。2.卡諾圖法：消除競爭冒險的方法1.加濾波電路（并聯(lián)電容、串接積分電路）2.加選通信號（加使能端，避開毛刺）3.增加冗余項Chapter5 中規(guī)模組合邏輯集成電路與應(yīng)用集成電路的規(guī)模：SSI:small scale integration小規(guī)模MSI:medium scale integration中規(guī)模LSI:large scale integ

11、ration大規(guī)模VLSI:very large scale integration超大規(guī)模5.1編碼器數(shù)字電路中，用二進(jìn)制代碼表示有關(guān)的信號稱為二進(jìn)制編碼。優(yōu)先編碼器允許多個輸入信號同時有效，但是只按照其中優(yōu)先級別最高的有效輸入信號編碼，對優(yōu)先級別低的輸入信號不予理睬。5.2譯碼器把二進(jìn)制代碼轉(zhuǎn)換成對應(yīng)的高低電平，表示特定對象的過程稱為譯碼。5.3 數(shù)據(jù)選擇器（multiplexer MUX）有位地址輸入、位數(shù)據(jù)輸入、1位輸出，每次在地址輸入的控制下，從多路輸入數(shù)據(jù)中選擇一路輸出。5.4 數(shù)據(jù)分配器（demultiplexer DEMUX）又稱多路分配器，功能與數(shù)據(jù)選擇器相反，將一路輸入數(shù)據(jù)

12、按n位辭職分送到個數(shù)據(jù)輸出端上。5.5 數(shù)值比較器比較兩數(shù)的大小。5.6 加法器一位加法器：1位半加器：僅僅實(shí)現(xiàn)兩個1位二進(jìn)制數(shù)相加邏輯功能的邏輯電路稱為半加器，輸入為兩個二進(jìn)制數(shù)A和B，輸出為和數(shù)和進(jìn)位數(shù)。1位全加器：不僅實(shí)現(xiàn)兩個1位二進(jìn)制數(shù)相加邏輯功能，還考慮到了低位進(jìn)位進(jìn)行相加的邏輯電路稱為全加器，其輸入為兩個1位二進(jìn)制數(shù)A和B及低位的進(jìn)位數(shù)，其輸出為和數(shù)及進(jìn)位數(shù)。用n片1位全加器芯片能做出n位全加器，但是，由于逐次進(jìn)位需要時間，所以最高位等待的時間為n，這會影響運(yùn)行速度。因此便出現(xiàn)具有超前進(jìn)位功能的邏輯電路結(jié)構(gòu)。Chapter6 觸發(fā)器6.1觸發(fā)器：具有記憶功能，是構(gòu)成時序邏輯電路的基

13、本單元。觸發(fā)器特點(diǎn)：1.兩個互補(bǔ)的輸出端和，兩者狀態(tài)相反，有兩穩(wěn)定狀態(tài)1態(tài)和0態(tài)，故又稱為雙穩(wěn)態(tài)觸發(fā)器2.狀態(tài)變化稱為翻轉(zhuǎn)，引起翻轉(zhuǎn)的信號稱為觸發(fā)信號。一旦觸發(fā)器發(fā)生翻轉(zhuǎn)，觸發(fā)信號就可以撤銷，但觸發(fā)器狀態(tài)維持不變。3.時序工作。除了基本RS觸發(fā)器外，其他觸發(fā)器的觸發(fā)信號的有效作用時間，都需要時鐘脈沖（上升沿、下降沿、中間某一點(diǎn)）。觸發(fā)脈沖作用前的輸出狀態(tài)定義為“現(xiàn)態(tài)”，用表示，而觸發(fā)脈沖作用后的觸發(fā)器輸出狀態(tài)定義為次態(tài)，用表示。6.2觸發(fā)器的電路結(jié)構(gòu)及工作原理基本RS觸發(fā)器：電路形式有兩種：與非門結(jié)構(gòu)和或非門結(jié)構(gòu)。圖6-1 與非門結(jié)構(gòu)基本RS觸發(fā)器觸發(fā)器的輸入和輸出之間有四種情況：1.=01時

14、，無論狀態(tài)是什么，都有=1，則=0，即不論觸發(fā)器原來處于什么狀態(tài)都將變?yōu)?狀態(tài)，這種情況稱為基本RS觸發(fā)器置0或復(fù)位，R端稱為基本RS觸發(fā)器的置0端，或者復(fù)位端。2.=10時，無論狀態(tài)是什么，都有=1，即不論觸發(fā)器原來處于什么狀態(tài)都將變?yōu)?狀態(tài)，這種情況稱為基本RS觸發(fā)器置1或置位，S端稱為基本RS觸發(fā)器的置1端，或者置位端。3.=11時，可知=，即保持原狀態(tài)，原來的狀態(tài)被觸發(fā)器存儲起來，體現(xiàn)了觸發(fā)器的記憶功能。4.=00時，=1，這不符合觸發(fā)器輸出端互補(bǔ)的邏輯關(guān)系。因此觸發(fā)器不允許出現(xiàn)這種情況，因此可以得到基本RS觸發(fā)器的約束條件：進(jìn)一步可以得到基本RS觸發(fā)器的邏輯表達(dá)式：或非門組成的基本R

15、S觸發(fā)器的邏輯表達(dá)式：總結(jié)：與非門基本RS觸發(fā)器的關(guān)鍵在于利用0能封鎖與非門，或非門基本RS觸發(fā)器的關(guān)鍵在于1能封鎖或非門。同步RS觸發(fā)器：在基本RS觸發(fā)器的基礎(chǔ)上，加上控制邏輯電路，由控制脈沖CP（control pulse）控制。CP=1期間接受輸入信號，CP=0時狀態(tài)保持不變。S、R之間SR=0的約束。圖6-2 同步RS觸發(fā)器（與非門型）或非門型的同步RS觸發(fā)器的控制邏輯電路也是兩個與非門構(gòu)成。主從RS觸發(fā)器：由兩個同樣的同步RS觸發(fā)器組成，主觸發(fā)器的觸發(fā)信號能決定從觸發(fā)器的觸發(fā)信號，二者之間通過一個非門連接。特點(diǎn)：1. 由兩個同步RS觸發(fā)器組成，受互補(bǔ)始終信號控制；2. 觸發(fā)器的輸出在

16、時鐘脈沖信號發(fā)生跳變（下降沿）時，發(fā)生翻轉(zhuǎn)。主從JK觸發(fā)器：在主從RS觸發(fā)器的基礎(chǔ)上，輸出端分別連接到主觸發(fā)器作為其輸入量之一。特點(diǎn)：1.主從JK觸發(fā)器采用主從控制結(jié)構(gòu)，從根本上解決了輸入信號直接控制的問題，CP=1期間接受輸入信號，CP下降沿到來時觸發(fā)翻轉(zhuǎn)。2.輸入信號J、K之間沒有約束。3.存在一次變化問題。主從D觸發(fā)器：在JK觸發(fā)器的基礎(chǔ)上，若在輸入信號K之前加上一反相器后和J相連，是主從JK觸發(fā)器兩輸入信號互補(bǔ)，則構(gòu)成主從D觸發(fā)器。主從T觸發(fā)器將JK觸發(fā)器的輸入信號J和K連接在一起，即J=K=T則構(gòu)成T觸發(fā)器。觸發(fā)器是當(dāng)T=1時的T觸發(fā)器。Chapter7 時序邏輯電路的分析與設(shè)計7.

17、1 時序邏輯電路概述時序電路的基本特點(diǎn)：1.具有記憶功能的元件2.具有反饋通道，使記憶下來的狀態(tài)能在下一時刻影響電路。同步時序電路：電路中的各個觸發(fā)器都統(tǒng)一在一個時鐘脈沖作用下工作異步時序電路：電路中的各個觸發(fā)器可以在不同的時鐘脈沖作用下工作時序電路還可以分為：米里型（Mealy）輸出狀態(tài)不僅與存儲電路的狀態(tài)有關(guān)，還與輸入有關(guān)；摩爾型（Moore）輸出狀態(tài)僅與存儲電路的狀態(tài)有關(guān)。時序電路的描述方法：邏輯方程、狀態(tài)轉(zhuǎn)換表（狀態(tài)表）、狀態(tài)轉(zhuǎn)換圖（狀態(tài)圖）、時序圖（波形圖）。7.2 同步時序邏輯電路設(shè)計步驟：1.邏輯抽象2.狀態(tài)化簡3.狀態(tài)編碼4.確定觸發(fā)器類型5.畫出電路邏輯圖，檢查電路自啟動情況

18、7.3 異步時序邏輯異步時序邏輯電路需要確定每一個觸發(fā)器的時鐘信號，列出相應(yīng)的時鐘方程，判斷各個觸發(fā)器在何時能夠進(jìn)行狀態(tài)的改變。Chapter8 常用時序集成器件8.1 計數(shù)器利用JK觸發(fā)器，通過對其輸入、脈沖的不同連接方法，可以組成二進(jìn)制同步計數(shù)器，二進(jìn)制異步計數(shù)器、十進(jìn)制計數(shù)器等多種加減法計數(shù)器。集成計數(shù)器芯片74LS161是4位二進(jìn)制同步加法計數(shù)器，雙列直插標(biāo)準(zhǔn)封裝集成計數(shù)器主要作為分頻、定時、計時和脈沖節(jié)拍產(chǎn)生器等使用。用集成計數(shù)器構(gòu)成任意進(jìn)制的計數(shù)器，具體方法包括反饋清零法（基數(shù)反饋到清零端）、反饋置零法、反饋置數(shù)法。分頻表示變化頻率是原脈沖的N分之一，也即周期是原脈沖的N倍。8.2

19、鎖存器和移位寄存器8.2.1 鎖存器鎖存器：也稱寄存器，計算機(jī)和數(shù)字電子系統(tǒng)中用于存儲二進(jìn)制代碼等運(yùn)算數(shù)據(jù)的一種邏輯器件。僅有并行輸入、輸出數(shù)據(jù)功能的寄存器習(xí)慣稱為鎖存器；具有串行輸入、輸出數(shù)據(jù)功能的，或者同時具有串行和并行輸入、輸出數(shù)據(jù)功能的寄存器稱為移位寄存器。移位寄存器又稱為串行輸入寄存器，分為右移位寄存器、左移位寄存器和雙向寄存器。鎖存器僅用于存儲二進(jìn)制代碼，在CP信號作用下，其存儲數(shù)碼的存儲時間是一個時鐘脈沖周期。觸發(fā)器是構(gòu)成存儲器的主要邏輯部件，每個觸發(fā)器存儲一位二進(jìn)制數(shù)碼。對于只有兩態(tài)輸出的寄存器，一般用D觸發(fā)器作為其基本單元，對于有三態(tài)輸出的寄存器，則由三態(tài)或門構(gòu)成。8.2.2

20、移位寄存器（左、右、雙向）寄存器在每個時鐘脈沖CP控制信號的作用下，存儲的數(shù)據(jù)依次由低向高移動一位稱為左移位寄存器，反之則為右移位寄存器幾個邊沿D觸發(fā)器串接，且采用同一時鐘脈沖信號，后一個觸發(fā)器的輸入時前一個的輸出，在每次觸發(fā)信號產(chǎn)生作用時，后一個觸發(fā)器的現(xiàn)態(tài)為前一觸發(fā)器的次態(tài)，因此保證了數(shù)據(jù)的移位。移位寄存器的作用1.環(huán)形計數(shù)器2.扭環(huán)形計數(shù)器3.序列脈沖發(fā)生器Chapter9 555定時器及多諧振蕩器9.1 555定時器9.1.1 555定時器的結(jié)構(gòu)及工作原理555定時器的內(nèi)部結(jié)構(gòu)：1.三個電阻構(gòu)成基準(zhǔn)電壓電路2.兩個運(yùn)算放大器構(gòu)成單門限電壓比較器3.兩個與非門構(gòu)成基本RS觸發(fā)器4.雙極性

21、三極管構(gòu)成放電開關(guān)電路。discharge圖9-1 555集成電路內(nèi)部結(jié)構(gòu)圖圖9-2 555定時器構(gòu)成的施密特觸發(fā)器為了電路的可靠，應(yīng)該避免出現(xiàn)最后一種情況。對電路的分析關(guān)鍵還是在于對基本RS觸發(fā)器的分析。9.1.2 施密特觸發(fā)器施密特觸發(fā)器：將555定時器的兩個輸入端連接，再將高位基準(zhǔn)電壓點(diǎn)和放電端連接（中間接一電容消除由輸出信號突變引起的干擾），即構(gòu)成施密特觸發(fā)器。施密特觸發(fā)器分為兩種，同相型和異相型，同相型指輸入電平由低到高的過程中，輸出是低電平，而異相型卻是高電平，即根據(jù)輸入的初始狀態(tài)與輸出的狀態(tài)判斷同相或異相。施密特觸發(fā)器特點(diǎn)：1.具有兩個門限電壓，門限電壓之差叫回差電壓。2.不管輸

22、入信號的變化速度多大，輸出信號電壓的轉(zhuǎn)換具有突變性（輸出波形接近于理想的矩形脈沖信號）。施密特觸發(fā)器的應(yīng)用：整形、濾波。9.1.3 用555定時器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器單穩(wěn)態(tài)觸發(fā)器：電路達(dá)到穩(wěn)定后，只有一個穩(wěn)定狀態(tài)的觸發(fā)器。特點(diǎn)：1.輸出可高可低，但穩(wěn)定的輸出狀態(tài)是唯一的。2.在外界出發(fā)信號作用下，輸出進(jìn)入暫穩(wěn)態(tài)，暫穩(wěn)態(tài)與穩(wěn)態(tài)一定是反相的。電路會自動由暫穩(wěn)態(tài)回到穩(wěn)態(tài)。3.暫穩(wěn)態(tài)的維持時間取決于電路的參數(shù)，而與外界的觸發(fā)信號脈沖寬度和幅度無關(guān)（輸出脈沖寬度就是暫穩(wěn)態(tài)維持時間，也就是定時電容的充電時間。）。9.1.4 用555定時器構(gòu)成的多諧振蕩器多諧振蕩器是指一種能夠產(chǎn)生矩形脈沖信號的電路，產(chǎn)生的脈

23、沖信號具有較為陡峭的矩形脈沖信號的上升沿和下降沿。一個理想的矩形脈沖信號電壓波形，可以用傅里葉級數(shù)展開成為具有基波正弦分量和基波頻率整數(shù)倍的各次諧波分量，所以矩形脈沖波是一種多諧波，把能夠產(chǎn)生矩形脈沖波的電路結(jié)構(gòu)成為多諧振蕩器電路或者多諧振蕩器。其他形式的多諧振蕩器：1.對稱式多諧振蕩器2.環(huán)形多諧振蕩器3.石英晶體多諧振蕩器Chapter10 半導(dǎo)體存儲器和可編程器件半導(dǎo)體存儲器是現(xiàn)代數(shù)字系統(tǒng)特別是計算機(jī)系統(tǒng)中的重要組成部件，它可分為RAM和ROM兩大類，絕大多數(shù)屬于MOS工藝制成的大規(guī)模數(shù)字集成電路。半導(dǎo)體存儲器分為只讀存儲器（Read Only Memory，ROM）和隨機(jī)存儲器（Ran

24、dom Access Memory，RAM），ROM是一種非易失性的存儲器，它存儲的是固定數(shù)據(jù)，一般只能被讀出。根據(jù)數(shù)據(jù)寫入方式的不同，ROM又可分成固定ROM和可編程ROM（Progrmmable Read Only Memory,PROM）。后者又可細(xì)分為紫外光擦除EPROM（Ultra-violet erasable programmable read only memory）、電擦除E2PROM（electrically erasable programmable read only memory）等，特別是E2ROM和快閃存儲器可以進(jìn)行電擦寫，已兼有了RAM的特性。RAM是一種時序邏

25、輯電路，具有記憶功能。其它存儲的數(shù)據(jù)隨電源斷電而消失，因此是一種易失性的讀寫存儲器。它包含有SRAM（static靜態(tài)）和DRAM（dynamic 動態(tài)）兩種類型，前者用觸發(fā)器記憶數(shù)據(jù)，后者靠MOS管柵極電容存儲數(shù)據(jù)。因此，在不停電的情況下，SRAM的數(shù)據(jù)可以長久保持，而DRAM則必需定期刷新。10.1 RAMRAM的結(jié)構(gòu)：存儲矩陣、地址譯碼器、讀寫控制器、輸入/輸出控制、片選控制等幾部分圖101 RAM的結(jié)構(gòu)示意框圖1.存儲矩陣：RAM的核心部分是一個寄存器矩陣，用來存儲信息，稱為存儲矩陣。輸入信號分為行線和列線，在大容量RAM中，地址碼的輸入可以采用分時輸入的方式，使行、列輸入信號共用同一

26、組地址線上，先輸?shù)牡刂反a存放在地址存儲器上，這種方法至多可以節(jié)省一半的地址接線。2.址譯碼器：址譯碼器的作用，是將寄存器地址所對應(yīng)的二進(jìn)制數(shù)譯成有效的行選信號和列選信號，從而選中該存儲單元。3. 讀/寫控制：訪問RAM時，對被選中的寄存器，究竟是讀還是寫，通過讀/寫控制線進(jìn)行控制。如果是讀，則被選中單元存儲的數(shù)據(jù)經(jīng)數(shù)據(jù)線、輸入/輸出線傳送給CPU；如果是寫，則CPU將數(shù)據(jù)經(jīng)過輸入/輸出線、數(shù)據(jù)線存入被選中單元。4. 輸入/輸出：RAM通過輸入/輸出端與計算機(jī)的中央處理單元（CPU）交換數(shù)據(jù)，讀出時它是輸出端，寫入時它是輸入端，即一線二用，由讀/寫控制線控制。5. 片選控制：受到RAM集成度的影

27、響，存儲系統(tǒng)一般是由多片RAM組成，同一時刻，CPU只能訪問某些RAM，因此就要通過片選控制選擇存儲器的使用狀態(tài)。RAM寫操作的時序：（1）將欲寫入單元的地址加到存儲器的地址輸入端；（2）在選片信號CS端加上有效電平，使RAM選通；（3）將待寫入的數(shù)據(jù)加到數(shù)據(jù)輸入端；（4）在線上加入低電平，進(jìn)入寫工作狀態(tài)；（5）使選片信號無效，數(shù)據(jù)輸入線回到高阻狀態(tài)。RAM讀操作的時序：（1）欲讀出單元的地址加到存儲器的地址輸入端；（2）加入有效的選片信號CS；（3）在線上加高電平，經(jīng)過一段延時后，所選擇單元的內(nèi)容出現(xiàn)在I/O端；（4）讓選片信號CS無效，I/O端呈高阻態(tài)，本次讀出過程結(jié)束。圖10-2 1K8

28、位RAM擴(kuò)展成8K8位RAMRAM容量的擴(kuò)展（1）位擴(kuò)展：數(shù)據(jù)位的擴(kuò)展，地址線并聯(lián)，片選位信號一致。（2）字?jǐn)U展：地址位的擴(kuò)展，數(shù)據(jù)總線不變，地址線并聯(lián)，增加的地址線用地址譯碼器實(shí)現(xiàn)片選控制信號的選擇。常見的一種問題：存儲容量是256MB8，請問需要多少條數(shù)據(jù)線和地址線：8和28。10.2 ROM圖103 ROM的內(nèi)部結(jié)構(gòu)示意圖圖104 二極管ROM電路對這種電路的理解，一定先要聯(lián)系之前學(xué)過的分立元件邏輯門電路，主要是二極管構(gòu)成的與門和非門。圖10-5 二極管構(gòu)成的與門和非門圖10-4所示電路中輸出信號表達(dá)式：與門陣列輸出表達(dá)式： 或門陣列輸出表達(dá)式： （3）ROM輸出信號的真值表表101 R

29、OM輸出信號真值表 A1 A0 D3 D2 D1 D0 0 0 0 1 0 1 0 1 1 0 1 0 1 0 0 1 1 1 1 1 1 1 1 0根據(jù)邏輯表達(dá)式設(shè)計ROM1.寫出各函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式（最小項表達(dá)式）2.選擇數(shù)據(jù)線位數(shù)和地址線的位數(shù)，畫出存儲矩陣連線圖【例101】試用ROM實(shí)現(xiàn)下列函數(shù)：【解】1.寫出各函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式按A、B、C、D順序排列變量，將Y1、Y2擴(kuò)展成為四變量邏輯函數(shù)。2.選用164位ROM，畫存儲矩陣連線圖圖10-6 例101 ROM存儲矩陣連線圖Chapter11 數(shù)模和模數(shù)轉(zhuǎn)換模擬量：時間、數(shù)值都是連續(xù)的。eg.溫度、壓力、速度、流量數(shù)字量：時間、數(shù)值都是離散的，數(shù)值的增減量都是一個值的整數(shù)倍。11.1 D/A轉(zhuǎn)換器D/A轉(zhuǎn)換器一般由數(shù)碼緩沖寄存器、模擬電子