實(shí)驗(yàn)四組合邏輯電路的設(shè)計(jì)與測試

1、圖4 - 1組合長輯電踣設(shè)計(jì)洗程圖1 ”時(shí)，輸出端才實(shí)驗(yàn)四組合邏輯電路的設(shè)計(jì)與測試一、實(shí)驗(yàn)?zāi)康恼莆战M合邏輯電路的設(shè)計(jì)與測試方法、實(shí)驗(yàn)原理1、使用中、小規(guī)模集成電路來設(shè)計(jì)組合電路是最常見的邏輯電路。設(shè)計(jì)組合電路的一般步驟如圖4 1所示。根據(jù)設(shè)計(jì)任務(wù)的要求建立輸入、 輸出變量，并列出真值表。然后用邏 輯代數(shù)或卡諾圖化簡法求出簡化的邏 輯表達(dá)式。并按實(shí)際選用邏輯門的類 型修改邏輯表達(dá)式。根據(jù)簡化后的邏 輯表達(dá)式，畫出邏輯圖，用標(biāo)準(zhǔn)器件 構(gòu)成邏輯電路。最后，用實(shí)驗(yàn)來驗(yàn)證 設(shè)計(jì)的正確性。2、組合邏輯電路設(shè)計(jì)舉例用“與非”門設(shè)計(jì)一個(gè)表決電路。當(dāng)四個(gè)輸入端中有三個(gè)或四個(gè)為為 “1”。D00000001111

2、1111A0000111100001111B001001100110011C0101010101010101Z0000000100010111表4-1表4-2000111J0000111 111101Z設(shè)計(jì)步驟：根據(jù)題意列出真值表如表41所示，再填入卡諾圖表 42中由卡諾圖得出邏輯表達(dá)式，并演化成“與非”的形式Z=ABC+BCD+ACD+ABD = ABC BCD ACD ABD根據(jù)邏輯表達(dá)式畫出用“與非門”構(gòu)成的邏 電路如圖42所示。用實(shí)驗(yàn)驗(yàn)證邏輯功能圖4-2表決電路邏輯圖在實(shí)驗(yàn)裝置適當(dāng)位置選定三個(gè)14P插座，按照集成塊定位標(biāo)記插好集成塊CC4012按圖4 2接線，輸入端 A B、C D接至

3、邏輯開關(guān)輸出插口，輸出端Z接邏輯電平顯測量相應(yīng)的輸出值驗(yàn)證邏輯功能,示輸入插口，按真值表(自擬)要求，逐次改變輸入變量,與表4 1進(jìn)行比較，驗(yàn)證所設(shè)計(jì)的邏輯電路是否符合要求。三、實(shí)驗(yàn)設(shè)備與器材1、+5V直流電源3、邏輯電平顯示器5、CC4011 X 2 ( 74LS00 )CC4081 (74LS08)四、實(shí)驗(yàn)內(nèi)容2、邏輯電平開關(guān)4、直流數(shù)字電壓表CC4012X 3 ( 74LS20)74LS54 X 2 (CC4085)CC4030 (74LS86)CC4001 (74LS02)1、設(shè)計(jì)用與非門及用異或門、與門組成的半加器電路。要求按本文所述的設(shè)計(jì)步驟進(jìn)行，直到測試電路邏輯功能符合設(shè)計(jì)要求為

4、止。2、設(shè)計(jì)一個(gè)一位全加器，要求用異或門、與門、或門組成。3、設(shè)計(jì)一位全加器，要求用與或非門實(shí)現(xiàn)。4、設(shè)計(jì)一個(gè)對(duì)兩個(gè)兩位無符號(hào)的二進(jìn)制數(shù)進(jìn)行比較的電路；根據(jù)第一個(gè)數(shù)是否大于、等于、小于第二個(gè)數(shù)，使相應(yīng)的三個(gè)輸出端中的一個(gè)輸出為“1 ”，要求用與門、與非門及或非門實(shí)現(xiàn)。五、實(shí)驗(yàn)預(yù)習(xí)要求1、根據(jù)實(shí)驗(yàn)任務(wù)要求設(shè)計(jì)組合電路，并根據(jù)所給的標(biāo)準(zhǔn)器件畫出邏輯圖。2、如何用最簡單的方法驗(yàn)證“與或非”門的邏輯功能是否完好？3、“與或非”門中，當(dāng)某一組與端不用時(shí)，應(yīng)作如何處理？六、實(shí)驗(yàn)報(bào)告1、列寫實(shí)驗(yàn)任務(wù)的設(shè)計(jì)過程，畫出設(shè)計(jì)的電路圖。2、對(duì)所設(shè)計(jì)的電路進(jìn)行實(shí)驗(yàn)測試，記錄測試結(jié)果。3、組合電路設(shè)計(jì)體會(huì)。14丨13丨】訂心9 I 釦Vcc JI H G FJ7斗LS54A B C D E Y OND2 3 5| 6| 7YMlME&1| 2| 3| 4| 5| 9|10|11|12