觸發(fā)器實(shí)驗(yàn)報(bào)告

1、實(shí)驗(yàn) 3 觸發(fā)器及其應(yīng)用一、實(shí)驗(yàn)?zāi)康?、掌握基本RS、 JK、 D 和 T 觸發(fā)器的邏輯功能2、掌握集成觸發(fā)器的邏輯功能及使用方法3、熟悉觸發(fā)器之間相互轉(zhuǎn)換的方法二、實(shí)驗(yàn)原理觸發(fā)器具有兩個(gè)穩(wěn)定狀態(tài)，用以表示邏輯狀態(tài)“ 1”和“ 0”，在一定的外界信號(hào)作用下，可以從一個(gè)穩(wěn)定狀態(tài)翻轉(zhuǎn)到另一個(gè)穩(wěn)定狀態(tài)，它是一個(gè)具有記憶功能的二進(jìn)制信息存貯器件，是構(gòu)成各種時(shí)序電路的最基本邏輯單元。1、基本 RS 觸發(fā)器圖 5 8 1 為由兩個(gè)與非門(mén)交叉耦合構(gòu)成的基本RS 觸發(fā)器，它是無(wú)時(shí)鐘控制低電平直接觸發(fā)的觸發(fā)器?；綬S 觸發(fā)器具有置“ 0”、置“ 1”和“保持”三種功能。通常稱S為置“ 1”端，因?yàn)?S 0（

2、R 1）時(shí)觸發(fā)器被置“1”； R為置“ 0”端，因?yàn)?R 0（ S 1）時(shí)觸發(fā)器被置“0”，當(dāng) S R 1 時(shí)狀態(tài)保持；S R 0 時(shí)，觸發(fā)器狀態(tài)不定，應(yīng)避免此種情況發(fā)生，表58 1 為基本 RS 觸發(fā)器的功能表。基本 RS 觸發(fā)器。也可以用兩個(gè)“或非門(mén)”組成，此時(shí)為高電平觸發(fā)有效。表 581輸入輸出SRQn+1Qn+10110100111QnQn00圖 581 基本 RS 觸發(fā)器2、 JK 觸發(fā)器在輸入信號(hào)為雙端的情況下， JK 觸發(fā)器是功能完善、使用靈活和通用性較強(qiáng)的一種觸發(fā)器。本實(shí)驗(yàn)采用 74LS112 雙 JK 觸發(fā)器，是下降邊沿觸發(fā)的邊沿觸發(fā)器。引腳功能及邏輯符號(hào)如圖 5 8 2 所

3、示。JK 觸發(fā)器的狀態(tài)方程為Qn+1 JQn KQnJ 和 K 是數(shù)據(jù)輸入端，是觸發(fā)器狀態(tài)更新的依據(jù)，若J、K 有兩個(gè)或兩個(gè)以上輸入端時(shí)，組.成“與” 的關(guān)系。 Q與 Q 為兩個(gè)互補(bǔ)輸出端。通常把Q 0、 Q 1 的狀態(tài)定為觸發(fā)器“ 0”狀態(tài)；而把Q 1， Q 0 定為“ 1”狀態(tài)。圖 5 8 274LS112 雙 JK 觸發(fā)器引腳排列及邏輯符號(hào)下降沿觸發(fā)JK 觸發(fā)器的功能如表5 8 2表 58 2輸入輸出SDCPJKQn+1n+1DQR01101001001100QnQn1110101101011111QnQn11QnQn注：任意態(tài) 高到低電平跳變低到高電平跳變Qn（ Qn ）現(xiàn)態(tài)Qn+1

4、（ Qn+1 ）次態(tài) 不定態(tài)JK 觸發(fā)器常被用作緩沖存儲(chǔ)器，移位寄存器和計(jì)數(shù)器。3、 D 觸發(fā)器在輸入信號(hào)為單端的情況下，D 觸發(fā)器用起來(lái)最為方便，其狀態(tài)方程為n+1nQ D ，其輸出狀態(tài)的更新發(fā)生在 CP 脈沖的上升沿， 故又稱為上升沿觸發(fā)的邊沿觸發(fā)器，觸發(fā)器的狀態(tài)只取決于時(shí)鐘到來(lái)前D 端的狀態(tài)， D 觸發(fā)器的應(yīng)用很廣，可用作數(shù)字信號(hào)的寄存，移位寄存，分頻和波形發(fā)生等。有很多種型號(hào)可供各種用途的需要而選用。如雙 D 74LS74、四 D 74LS175 、六 D 74LS174 等。圖 58 3 為雙 D 74LS74 的引腳排列及邏輯符號(hào)。功能如表58 3。.圖 58 374LS74 引腳

5、排列及邏輯符號(hào)表 58 3表 584輸入輸出輸入輸出n 1SDCPDQn 1Qn1SDR DCPTQDR0110011100110000110Qn11110111Qn1100111nQnQ4、觸發(fā)器之間的相互轉(zhuǎn)換在集成觸發(fā)器的產(chǎn)品中，每一種觸發(fā)器都有自己固定的邏輯功能。但可以利用轉(zhuǎn)換的方法獲得具有其它功能的觸發(fā)器。例如將JK 觸發(fā)器的J、 k 兩端連在一起，并認(rèn)它為T(mén) 端，就得到所需的T 觸發(fā)器。如圖5 8 4(a)所示，其狀態(tài)方程為：Qn+1 T Qn T Qn(a) T 觸發(fā)器(b) T觸發(fā)器圖 5 8 4 JK 觸發(fā)器轉(zhuǎn)換為 T、 T觸發(fā)器 T 觸發(fā)器的功能如表 5 8 4。由功能表可見(jiàn)

6、，當(dāng)T 0 時(shí)，時(shí)鐘脈沖作用后，其狀態(tài)保持不變；當(dāng)T 1 時(shí)，時(shí)鐘脈沖作用后，觸發(fā)器狀態(tài)翻轉(zhuǎn)。所以，若將T 觸發(fā)器的T 端置“ 1”，如圖 5 8 4(b)所示，即得 T觸發(fā)器。在 T 觸發(fā)器的 CP 端每來(lái)一個(gè) CP 脈沖信號(hào)，觸發(fā)器的狀態(tài)就翻轉(zhuǎn)一次，故稱之為反轉(zhuǎn)觸發(fā)器，廣泛用于計(jì)數(shù)電路中。同樣，若將D 觸發(fā)器Q 端與 D 端相連，便轉(zhuǎn)換成T觸發(fā)器。如圖5 85 所示。JK 觸發(fā)器也可轉(zhuǎn)換為D 觸發(fā)器，如圖5 8 6。.圖 58 5D 轉(zhuǎn)成 T圖 586JK 轉(zhuǎn)成 D5、 CMOS 觸發(fā)器（1） CMOS 邊沿型 D 觸發(fā)器CC4013 是由 CMOS 傳輸門(mén)構(gòu)成的邊沿型 D 觸發(fā)器。它是上

7、升沿觸發(fā)的雙 D 觸發(fā)器，表 5 8 5 為其功能表，圖 5 8 7 為引腳排列。表 585輸入輸出SRCPDQn 1101010110011圖 58 7雙上升沿 D 觸發(fā)器000000Qn（ 2） CMOS 邊沿型 JK 觸發(fā)器CC4027 是由 CMOS 傳輸門(mén)構(gòu)成的邊沿型 JK 觸發(fā)器，它是上升沿觸發(fā)的雙 JK 觸發(fā)器，表 5 8 6 為其功能表，圖 58 8 為引腳排列。表 5 86輸入輸出SDRDCPJKn 1Q101010110000Qn001010001圖 58 8雙上升沿 J K 觸發(fā)器00011Qn00QnCMOS 觸發(fā)器的直接置位、復(fù)位輸入端S 和 R 是高電平有效，當(dāng)S

8、1（或 R 1）時(shí)，觸發(fā)器將不受其它輸入端所處狀態(tài)的影響，使觸發(fā)器直接接置1（或置 0）。但直接置位、復(fù).位輸入端S 和 R 必須遵守RS 0 的約束條件。CMOS 觸發(fā)器在按邏輯功能工作時(shí)，S 和 R必須均置0。三、實(shí)驗(yàn)設(shè)備與器件1、 5V 直流電源2、雙蹤示波器3、連續(xù)脈沖源4、單次脈沖源5、邏輯電平開(kāi)關(guān)6、邏輯電平顯示器7、 CC4027CC401174LS74四、實(shí)驗(yàn)內(nèi)容1、測(cè)試基本RS 觸發(fā)器的邏輯功能按圖 5 8 1，用兩個(gè)與非門(mén)組成基本RS 觸發(fā)器，輸入端R 、 S接邏輯開(kāi)關(guān)的輸出插口，輸出端Q、 Q接邏輯電平顯示輸入插口，按表5 8 7 要求測(cè)試，記錄之。表 587RSQQ11

9、 0100 1101010101010011由實(shí)驗(yàn)內(nèi)容做實(shí)驗(yàn)得：按圖 5-8-1 ，用兩個(gè)與非門(mén)組成基本RS 觸發(fā)器輸入端，按表5-8-7 測(cè)試，結(jié)果能夠正確反映表 5-8-1 ，為電平觸發(fā)。2、測(cè)試雙JK 觸發(fā)器 CC4027 邏輯功能(1) 測(cè)試 RD 、 SD 的復(fù)位、置位功能任取一只 JK 觸發(fā)器， RD 、SD、J、K 端接邏輯開(kāi)關(guān)輸出插口，CP 端接單次脈沖源，Q、Q端接至邏輯電平顯示輸入插口。要求改變RD ， SD（ J、 K 、 CP 處于任意狀態(tài)） ，并在RD1（ SD 0）或 SD 1（ RD 0）作用期間任意改變J、 K 及 CP 的狀態(tài)，觀察Q、 Q狀態(tài)。自擬表格并記錄

10、之。(2) 測(cè)試 JK 觸發(fā)器的邏輯功能按表 5 8 8 的要求改變 J、K 、CP 端狀態(tài)，觀察 Q、 Q狀態(tài)變化，觀察觸發(fā)器狀態(tài)更新是否發(fā)生在 CP 脈沖的下降沿（即 CP 由 1 0），記錄之。(3) 將 JK 觸發(fā)器的J、K 端連在一起，構(gòu)成T 觸發(fā)器。在 CP 端輸入 1HZ 連續(xù)脈沖，觀察 Q 端的變化。表 588Qn1JKCPQn 0Qn101010010010100011001100111.CP、CPA ；CP、CPB1 00110 1101011 0由實(shí)驗(yàn)內(nèi)容做實(shí)驗(yàn)得：（ 1）測(cè)試 RD SD 的復(fù)位、置位功能當(dāng) RD 0（ SD 1），任意改變 J、 K 及 CP 狀態(tài)，

11、Q=0 Q =1 ；當(dāng) SD 0（ RD 1），任意改變 J、 K 及 CP 狀態(tài)， Q=1 Q =0 ；（ 2）測(cè)試 JK 觸發(fā)器邏輯功能按表 5-8-8 要求測(cè)試并記錄，觸發(fā)器上升沿有效。（ 3）連接 JK 觸發(fā)器的 J、 K 端構(gòu)成 T 觸發(fā)器，在CP 端輸入 1HZ 脈沖當(dāng) T=1 ， Q 端頻率為輸入信號(hào)的一半；T=0 ，Q 端保持原來(lái)狀態(tài)。3、測(cè)試雙D 觸發(fā)器 74LS74 的邏輯功能(1) 測(cè)試 R D 、 SD 的復(fù)位、置位功能測(cè)試方法同實(shí)驗(yàn)內(nèi)容2、1) ，自擬表格記錄。(2) 測(cè)試 D 觸發(fā)器的邏輯功能按表 5 8 9 要求進(jìn)行測(cè)試， 并觀察觸發(fā)器狀態(tài)更新是否發(fā)生在CP 脈沖

12、的上升沿 （即由 0 1），記錄之。表 589n 1DCPQQn 0Qn 1001001001101111001(3) 將 D 觸發(fā)器的 Q端與 D 端相連接，構(gòu)成 T 觸發(fā)器。測(cè)試方法同實(shí)驗(yàn)內(nèi)容2、3），記錄之。4、雙相時(shí)鐘脈沖電路用 JK 觸發(fā)器及與非門(mén)構(gòu)成的雙相時(shí)鐘脈沖電路如圖5 8 9 所示，此電路是用來(lái)將時(shí)鐘脈沖 CP 轉(zhuǎn)換成兩相時(shí)鐘脈沖CPA 及 CPB ，其頻率相同、相位不同。分析電路工作原理， 并按圖 5 8 9 接線，用雙蹤示波器同時(shí)觀察及 CPA 、 CPB 波形，并描繪之。.圖 5 8 9雙相時(shí)鐘脈沖電路由實(shí)驗(yàn)內(nèi)容做實(shí)驗(yàn)得：（ 1）測(cè)試 RD SD 的復(fù)位、置位功能當(dāng) RD 0（ SD 1），任意改變 D 及 CP 狀態(tài)， Q=0 Q =1；當(dāng) SD 0（ RD 1），任意改變 D 及 CP 狀態(tài)， Q=1 Q =0；（ 2）測(cè)試 D 觸發(fā)器的邏輯功能按表 5-8-9 要求測(cè)試并記錄，觸發(fā)方式為上升沿觸發(fā)。（ 3）將 D 觸發(fā)器的將D 觸發(fā)器的 Q端與 D 端相連接，構(gòu)成T觸發(fā)器，在CP 端輸入1HZ 連續(xù)脈沖， Q 端頻率為輸入信號(hào)的一半。雙相時(shí)鐘脈沖電路，該電路如下：CPA=