(軟考嵌入式系統(tǒng)設(shè)計師)基礎(chǔ)知識復(fù)習(xí)筆記講解資料

1、嵌入式系統(tǒng)設(shè)計師考試筆記之嵌入式系統(tǒng)基礎(chǔ)知識一、引言自嵌入式系統(tǒng)設(shè)計師考試復(fù)習(xí)筆記之存儲管理篇 在嵌入式在線的博客出現(xiàn)后， 意外的得到很多朋友 的關(guān)注和評論，收到不少朋友的郵件，問一些有關(guān)考試的問題，希望得到我的復(fù)習(xí)筆記的其他部分。我 非常感謝他們，他們的熱切關(guān)注，使我有了繼續(xù)往下寫的無限動力，使我萌生了將我以前的復(fù)習(xí)筆記、 考試經(jīng)驗結(jié)合大綱教程并重新按 教程 的章節(jié)順序整理一份適合考生復(fù)習(xí)的筆記手冊， 筆記后面再分 析歷年的真題，按章節(jié)考點(diǎn)找出相關(guān)的考題進(jìn)行分析，希望能和有興趣的人們一起討論討論。嵌入式系統(tǒng)設(shè)計師的一天考試分為上午和下午部分， 兩部分的考試方式、 試題難度、 考點(diǎn)分布和復(fù)習(xí)方

2、 法都是不同的。 這次我們討論的是嵌入式系統(tǒng)基礎(chǔ)知識， 我本人覺得， 這部分出下午大題的可能性不大， 主要是分布在上午的 75 道選擇題之中。從歷年的真題和考試大綱來看， 上午的選擇題主要考查一些基本概念， 重要原理的理解， 一些關(guān)鍵技術(shù) 和一些重要的原理引申出來的簡單計算。 根據(jù)這些考試特點(diǎn)， 復(fù)習(xí)的時候可以采用適當(dāng)?shù)牟呗裕?當(dāng)然每 個人的方法都是不一樣的， 適合自己的辦法才是最好的辦法。 方法大家可以自己慢慢去體會， 我的也不 多說了， 通過筆記和真題分析就可以體現(xiàn)處理。 對于很多關(guān)鍵的知識點(diǎn)和基本概念， 除了記住之外還要 徹底理解，否則出題的時候會進(jìn)行一些變換，或者引申一些計算，那么就算

3、你知道考那個考點(diǎn)，可能你 也做不好。在復(fù)習(xí)的過程中，你要記?。耗悴皇且家粋€很高的分?jǐn)?shù)，而是要考一個通過的分?jǐn)?shù)，在復(fù)習(xí)過程中可 以放棄一些內(nèi)容，只要保證在大部分基本概念，關(guān)鍵技術(shù)，重要原理和歷年考點(diǎn)上都把握住，能夠拿到 需要的分?jǐn)?shù)就可以了。二、復(fù)習(xí)筆記1、嵌入式系統(tǒng)的定義1）定義：以應(yīng)用為中心，以計算機(jī)技術(shù)為基礎(chǔ)，軟硬件可裁剪，適應(yīng)應(yīng)用系統(tǒng)對功能、可靠性、 成本、體積、功耗嚴(yán)格要求的專用計算機(jī)系統(tǒng)。（ 2）嵌入式系統(tǒng)發(fā)展的 4 個階段：無操作系統(tǒng)階段、 簡單操作系統(tǒng)階段、 實(shí)時操作系統(tǒng)階段、 面向 Internet 階段。（ 3 ）知識產(chǎn)權(quán)核（ IP 核）：具有知識產(chǎn)權(quán)的、功能具體、接口規(guī)范、

4、可在多個集成電路設(shè)計中重復(fù)使 用的功能模塊，是實(shí)現(xiàn)系統(tǒng)芯片（ SOC ）的基本構(gòu)件。（ 4） IP 核模塊有行為、結(jié)構(gòu)和物理 3 級不同程度的設(shè)計，對應(yīng)描述功能行為的不同可以分為三類：軟 核、固核、硬核。2、嵌入式系統(tǒng)的組成：硬件層、中間層、系統(tǒng)軟件層和應(yīng)用軟件層（ 1）硬件層：嵌入式微處理器、存儲器、通用設(shè)備接口和I/O 接口。嵌入式核心模塊=微處理器+電源電路+時鐘電路+存儲器Cache ：位于主存和嵌入式微處理器內(nèi)核之間， 存放的是最近一段時間微處理器使用最多的程序代碼和 數(shù)據(jù)。它的主要目標(biāo)是減小存儲器給微處理器內(nèi)核造成的存儲器訪問瓶頸，使處理速度更快。（ 2）中間層（也稱為硬件抽象層

5、HAL 或者板級支持包 BSP ）：它將系統(tǒng)上層軟件和底層硬件分離開來， 使系統(tǒng)上層軟件開發(fā)人員無需關(guān)系底層硬件的具體情況，根據(jù) BSP 層提供的接口開發(fā)即可。BSP 有兩個特點(diǎn)：硬件相關(guān)性和操作系統(tǒng)相關(guān)性。 設(shè)計一個完整的 BSP 需要完成兩部分工作：A 、 嵌入式系統(tǒng)的硬件初始化和 BSP 功能。片級初始化： 純硬件的初始化過程， 把嵌入式微處理器從上電的默認(rèn)狀態(tài)逐步設(shè)置成系統(tǒng)所要求的工作 狀態(tài)。板級初始化： 包含軟硬件兩部分在內(nèi)的初始化過程， 為隨后的系統(tǒng)初始化和應(yīng)用程序建立硬件和軟件的 運(yùn)行環(huán)境。系統(tǒng)級初始化：以軟件為主的初始化過程，進(jìn)行操作系統(tǒng)的初始化。B 、 設(shè)計硬件相關(guān)的設(shè)備驅(qū)動

6、。3）系統(tǒng)軟件層：由 RTOS 、文件系統(tǒng)、 GUI 、網(wǎng)絡(luò)系統(tǒng)及通用組件模塊組成。RTOS 是嵌入式應(yīng)用軟件的基礎(chǔ)和開發(fā)平臺。（ 4）應(yīng)用軟件：由基于實(shí)時系統(tǒng)開發(fā)的應(yīng)用程序組成。3、實(shí)時系統(tǒng)（ 1）定義： 能在指定或確定的時間內(nèi)完成系統(tǒng)功能和對外部或內(nèi)部、同步或異步時間做出響應(yīng)的系統(tǒng)。（ 2）區(qū)別：通用系統(tǒng)一般追求的是系統(tǒng)的平均響應(yīng)時間和用戶的使用方便；而實(shí)時系統(tǒng)主要考慮的是 在最壞情況下的系統(tǒng)行為。（ 3 ）特點(diǎn)：時間約束性、可預(yù)測性、可靠性、與外部環(huán)境的交互性。（ 4）硬實(shí)時（強(qiáng)實(shí)時） ：指應(yīng)用的時間需求應(yīng)能夠得到完全滿足，否則就造成重大安全事故，甚至造成 重大的生命財產(chǎn)損失和生態(tài)破壞，

7、如：航天、軍事。（ 5）軟實(shí)時 （弱實(shí)時）：指某些應(yīng)用雖然提出了時間的要求， 但實(shí)時任務(wù)偶爾違反這種需求對系統(tǒng)運(yùn)行 及環(huán)境不會造成嚴(yán)重影響，如：監(jiān)控系統(tǒng)、實(shí)時信息采集系統(tǒng)。（ 6 ）任務(wù)的約束包括：時間約束、資源約束、執(zhí)行順序約束和性能約束。4、實(shí)時系統(tǒng)的調(diào)度（ 1 ）調(diào)度：給定一組實(shí)時任務(wù)和系統(tǒng)資源，確定每個任務(wù)何時何地執(zhí)行的整個過程。（ 2）搶占式調(diào)度：通常是優(yōu)先級驅(qū)動的調(diào)度，如uCOS 。優(yōu)點(diǎn)是實(shí)時性好、反應(yīng)快，調(diào)度算法相對簡單，可以保證高優(yōu)先級任務(wù)的時間約束；缺點(diǎn)是上下文切換多。（ 3）非搶占式調(diào)度：通常是按時間片分配的調(diào)度，不允許任務(wù)在執(zhí)行期間被中斷，任務(wù)一旦占用處理 器就必須執(zhí)行完

8、畢或自愿放棄，如 WinCE 。優(yōu)點(diǎn)是上下文切換少；缺點(diǎn)是處理器有效資源利用率低， 可調(diào)度性不好。（ 4 ）靜態(tài)表驅(qū)動策略：系統(tǒng)在運(yùn)行前根據(jù)各任務(wù)的時間約束及關(guān)聯(lián)關(guān)系，采用某種搜索策略生成一張 運(yùn)行時刻表，指明各任務(wù)的起始運(yùn)行時刻及運(yùn)行時間。（ 5）優(yōu)先級驅(qū)動策略：按照任務(wù)優(yōu)先級的高低確定任務(wù)的執(zhí)行順序。（ 6）實(shí)時任務(wù)分類：周期任務(wù)、偶發(fā)任務(wù)、非周期任務(wù)。（ 7）實(shí)時系統(tǒng)的通用結(jié)構(gòu)模型： 數(shù)據(jù)采集任務(wù)實(shí)現(xiàn)傳感器數(shù)據(jù)的采集， 數(shù)據(jù)處理任務(wù)處理采集的數(shù)據(jù)、 并將加工后的數(shù)據(jù)送到執(zhí)行機(jī)構(gòu)管理任務(wù)控制機(jī)構(gòu)執(zhí)行。5、嵌入式微處理器體系結(jié)構(gòu)（1）馮諾依曼結(jié)構(gòu)：程序和數(shù)據(jù)共用一個存儲空間，程序指令存儲地址

9、和數(shù)據(jù)存儲地址指向同一個存儲器的不同物理位置， 采用單一的地址及數(shù)據(jù)總線， 程序和數(shù)據(jù)的寬度相同。 例如： 8086 、ARM7 、MIPS （2）哈佛結(jié)構(gòu)：程序和數(shù)據(jù)是兩個相互獨(dú)立的存儲器，每個存儲器獨(dú)立編址、獨(dú)立訪問，是一種 將程序存儲和數(shù)據(jù)存儲分開的存儲器結(jié)構(gòu)。例如：AVR 、 ARM9 、ARM10 （3）CISC 與 RISC 的特點(diǎn)比較（參照教程 22 頁）。計算機(jī)執(zhí)行程序所需要的時間 P 可以用下面公式計算：P=I XCPI XTI ：高級語言程序編譯后在機(jī)器上運(yùn)行的指令數(shù)。CPI ：為執(zhí)行每條指令所需要的平均周期數(shù)。T ：每個機(jī)器周期的時間。（ 4）流水線的思想： 在 CPU

10、中把一條指令的串行執(zhí)行過程變?yōu)槿舾芍噶畹淖舆^程在CPU 中重疊執(zhí)行。（ 5 ）流水線的指標(biāo)： 吞吐率：單位時間里流水線處理機(jī)流出的結(jié)果數(shù)。如果流水線的子過程所用時間不一樣長，則吞 吐率應(yīng)為最長子過程的倒數(shù)。建立時間：流水線開始工作到達(dá)最大吞吐率的時間。若m個子過程所用時間一樣，均為 t,則建立時間T = mt。6）信息存儲的字節(jié)順序A、存儲器單位：字節(jié)（8位）B、字長決定了微處理器的尋址能力，即虛擬地址空間的大小。C、32 位微處理器的虛擬地址空間位 232，即 4GB。D、小端字節(jié)順序：低字節(jié)在內(nèi)存低地址處，高字節(jié)在內(nèi)存高地址處。E、大端字節(jié)順序：高字節(jié)在內(nèi)存低地址處，低字節(jié)在內(nèi)存高地址處。

11、F、 網(wǎng)絡(luò)設(shè)備的存儲順序問題取決于OSI模型底層中的數(shù)據(jù)鏈路層。6 、邏輯電路基礎(chǔ)（ 1）根據(jù)電路是否具有存儲功能，將邏輯電路劃分為：組合邏輯電路和時序邏輯電路。（ 2）組合邏輯電路：電路在任一時刻的輸出，僅取決于該時刻的輸入信號，而與輸入信號作用前電路 的狀態(tài)無關(guān)。常用的邏輯電路有譯碼器和多路選擇器等。（ 3）時序邏輯電路： 電路任一時刻的輸出不僅與該時刻的輸入有關(guān)， 而且還與該時刻電路的狀態(tài)有關(guān)。 因此， 時序電路中必須包含記憶元件。 觸發(fā)器是構(gòu)成時序邏輯電路的基礎(chǔ)。 常用的時序邏輯電路有寄存 器和計數(shù)器等。（4）真值表、布爾代數(shù)、摩根定律、門電路的概念。 （教程 28、 29 頁）（ 5

12、） NOR （或非）和 NAND （與非）的門電路稱為全能門電路，可以實(shí)現(xiàn)任何一種邏輯函數(shù)。（ 6）譯碼器：多輸入多輸出的組合邏輯網(wǎng)絡(luò)。每輸入一個 n 位的二進(jìn)制代碼，在 m 個輸出端中最多有一個有效。當(dāng)m = 2n是，為全譯碼；當(dāng) m2n時，為部分譯碼。（ 7）由于集成電路的高電平輸出電流小， 而低電平輸出電流相對比較大， 采用集成門電路直接驅(qū)動 LED 時，較多采用低電平驅(qū)動方式。液晶七段字符顯示器 LCD 利用液晶有外加電場和無外加電場時不同的 光學(xué)特性來顯示字符。（ 8）時鐘信號是時序邏輯的基礎(chǔ)，它用于決定邏輯單元中的狀態(tài)合適更新。同步是時鐘控制系統(tǒng)中的主要制約條件。9）在選用觸發(fā)器的

13、時候，觸發(fā)方式是必須考慮的因素。觸發(fā)方式有兩種：電平觸發(fā)方式：具有結(jié)構(gòu)簡單的有點(diǎn)，常用來組成暫存器。 邊沿觸發(fā)方式：具有很強(qiáng)的抗數(shù)據(jù)端干擾能力，常用來組成寄存器、計數(shù)器等。7、總線電路及信號驅(qū)動（ 1）總線是各種信號線的集合，是嵌入式系統(tǒng)中各部件之間傳送數(shù)據(jù)、地址和控制信息的公共通路。在同一時刻，每條通路線路上能夠傳輸一位二進(jìn)制信號。按照總線所傳送的信息類型，可以分為：數(shù)據(jù) 總線（DB）、地址總線（AB）和控制總線（CB ）。（ 2）總線的主要參數(shù)：總線帶寬：一定時間內(nèi)總線上可以傳送的數(shù)據(jù)量，一般用MByte/s 表示。總線寬度：總線能同時傳送的數(shù)據(jù)位數(shù)（bit ） ，即人們常說的 32 位、

14、 64 位等總線寬度的概念，也叫總線位寬。總線的位寬越寬，總線每秒數(shù)據(jù)傳輸率越大，也就是總線帶寬越寬?？偩€頻率：工作時鐘頻率以 MHz 為單位，工作頻率越高，則總線工作速度越快，也即總線帶寬越寬。總線帶寬 =總線位寬X總線頻率/8 ,單位是MBps。 常用總線： ISA 總線、 PCI 總線、 IIC 總線、 SPI 總線、 PC104 總線和 CAN 總線等。（ 3）只有具有三態(tài)輸出的設(shè)備才能夠連接到數(shù)據(jù)總線上，常用的三態(tài)門為輸出緩沖器。（ 4）當(dāng)總線上所接的負(fù)載超過總線的負(fù)載能力時，必須在總線和負(fù)載之間加接緩沖器或驅(qū)動器，最常 用的是三態(tài)緩沖器，其作用是驅(qū)動和隔離。（ 5）采用總線復(fù)用技術(shù)

15、可以實(shí)現(xiàn)數(shù)據(jù)總線和地址總線的共用。但會帶來兩個問題：A 、需要增加外部電路對總線信號進(jìn)行復(fù)用解耦，例如：地址鎖存器。B、總線速度相對非復(fù)用總線系統(tǒng)低。（ 6）兩類總線通信協(xié)議：同步方式、異步方式。7）對總線仲裁問題的解決是以優(yōu)先級（優(yōu)先權(quán)）的概念為基礎(chǔ)。8、電平轉(zhuǎn)換電路（ 1）數(shù)字集成電路可以分為兩大類：雙極型集成電路（TTL ）、金屬氧化物半導(dǎo)體（ MOS ）。（ 2 ） CMOS 電路由于其靜態(tài)功耗極低，工作速度較高，抗干擾能力較強(qiáng)，被廣泛使用。（ 3）解決 TTL 與 CMOS 電路接口困難的辦法是在 TTL 電路輸出端與電源之間接一上拉電阻R ，上拉電阻 R 的取值由 TTL 的高電平

16、輸出漏電流 IOH 來決定，不同系列的 TTL 應(yīng)選用不同的 R 值。9 、可編程邏輯器件基礎(chǔ)（具體參見教程51 到 61 頁）這方面的內(nèi)容，從總體上有個概念性的認(rèn)識應(yīng)該就可以了。10 、嵌入式系統(tǒng)中信息表示與運(yùn)算基礎(chǔ)（ 1）進(jìn)位計數(shù)制與轉(zhuǎn)換：這樣比較簡單，也應(yīng)該掌握怎么樣進(jìn)行換算，有出題的可能。（ 2 ）計算機(jī)中數(shù)的表示：源碼、反碼與補(bǔ)碼。正數(shù)的反碼與源碼相同，負(fù)數(shù)的反碼為該數(shù)的源碼除符號位外按位取反。 正數(shù)的補(bǔ)碼與源碼相同，負(fù)數(shù)的補(bǔ)碼為該數(shù)的反碼加一。例如 98 的源碼： 11100010B反碼： 10011101B補(bǔ)碼： 10011110B（ 3 ）定點(diǎn)表示法：數(shù)的小數(shù)點(diǎn)的位置人為約定固

17、定不變。浮點(diǎn)表示法：數(shù)的小數(shù)點(diǎn)位置是浮動的，它由尾數(shù)部分和階數(shù)部分組成。任意一個二進(jìn)制 N總可以寫成：N=2P XS。S為尾數(shù)，P為階數(shù)。（ 4）漢字表示法（教程 67 、68 頁），搞清楚 GB2318-80 中國標(biāo)碼和機(jī)內(nèi)碼的變換。（5）語音編碼中波形量化參數(shù)（可能會出簡單的計算題目哦）采樣頻率：一秒內(nèi)采樣的次數(shù)，反映了采樣點(diǎn)之間的間隔大小。人耳的聽覺上限是 20kHz ，因此 40kHz 以上的采樣頻率足以使人滿意。CD 唱片采用的采樣頻率是 44.1kHz 。測量精度：樣本的量化等級，目前標(biāo)準(zhǔn)采樣量級有 8 位和 16 位兩種。聲道數(shù)：單聲道和立體聲雙道。立體聲需要兩倍的存儲空間。11

18、 、差錯控制編碼（1）根據(jù)碼組的功能，可以分為檢錯碼和糾錯碼兩類。檢錯碼是指能自動發(fā)現(xiàn)差錯的碼，例如奇 偶檢驗碼；糾錯碼是指不僅能發(fā)現(xiàn)差錯而且能自動糾正差錯的碼，例如循環(huán)冗余校驗碼。（ 2 ）奇偶檢驗碼、海明碼、循環(huán)冗余校驗碼（CRC ）。（教程 70 到 77 頁）12 、嵌入式系統(tǒng)的度量項目1）性能指標(biāo)：分為部件性能指標(biāo)和綜合性能指標(biāo)，主要包括：吞吐率、實(shí)時性和各種利用率。2）可靠性與安全性可靠性是嵌入式系統(tǒng)最重要、 最突出的基本要求，是一個嵌入式系統(tǒng)能正常工作的保證，般用平均故障間隔時間 MTBF 來度量。3）可維護(hù)性：一般用平均修復(fù)時間 MTTR 表示。4）可用性5）功耗6）環(huán)境適應(yīng)性

19、7）通用性安全性9）保密性10）可擴(kuò)展性性價比中的價格， 除了直接購買嵌入式系統(tǒng)的價格外，還應(yīng)包含安裝費(fèi)用、 若干年的運(yùn)行維修費(fèi)用和軟件租用費(fèi)。13 、嵌入式系統(tǒng)的評價方法：測量法和模型法（ 1）測量法是最直接最基本的方法，需要解決兩個問題：A、根據(jù)研究的目的，確定要測量的系統(tǒng)參數(shù)。B、選擇測量的工具和方式。（2）測量的方式有兩種：采樣方式和事件跟蹤方式。（3）模型法分為分析模型法和模擬模型法。分析模型法是用一些數(shù)學(xué)方程去刻畫系統(tǒng)的模型，而模擬 模型法是用模擬程序的運(yùn)行去動態(tài)表達(dá)嵌入式系統(tǒng)的狀態(tài)，而進(jìn)行系統(tǒng)統(tǒng)計分析，得出性能指標(biāo)。（ 4）分析模型法中使用最多的是排隊模型，它包括三個部分：輸入流

20、、排隊規(guī)則和服務(wù)機(jī)構(gòu)。（5）使用模型對系統(tǒng)進(jìn)行評價需要解決3 個問題：設(shè)計模型、解模型、校準(zhǔn)和證實(shí)模型。三、真題解析1 、 2007 年 4 、 5 題若每一條指令都可以分解為取指、分析和執(zhí)行三步。已知取指時間 t取指=4，分析時間t分析=3,執(zhí)行時間t執(zhí)行=5。如果按串行方式執(zhí)行完 100條指令需要 （4） 。如果按照流水線方式執(zhí)行，執(zhí)行完 100 條指令需要（ 5）t。（ 4） A. 1190B. 1195C. 1200D. 1205（ 5） A. 504B. 507C. 508D. 510答案 ：C、 B考查流水線技術(shù)知識點(diǎn)。按照串行的方式，執(zhí)行完一條指令才能執(zhí)行下一條指令，那么執(zhí)行完1

21、00 條指令的時間為： （435）X100 = 1200按照流水線的方式， 可以同時執(zhí)行多條指令。 在第一條指令進(jìn)行分析的時候， 第二條指令已經(jīng)開始取指； 當(dāng)?shù)谝粭l指令進(jìn)行執(zhí)行的時候， 第二條指令進(jìn)行分析， 第三條指令取指； 當(dāng)?shù)诙l指令進(jìn)行執(zhí)行完的時 候，第三條指令已經(jīng)分析完成。依此類推，當(dāng)?shù)谝粭l指令完成之后，每一個執(zhí)行的周期就可以完成一條指令。 需要注意的是， 如果流水線的子過程所用時間不一樣長，則吞吐率應(yīng)以最長子過程來計算。 因此，我們可以計算得100條指令的執(zhí)行時間為：(4 + 3+ 5) + ( 100 1 )X5 = 507。2、2007 年 24 題某總線有 104 根信號線，其

22、中數(shù)據(jù)總線( DB) 32 根，若總線工作頻率為 33MHz ，則其理論最大傳輸率為 ( 24 ) 。(注：本題答案中的 B 表示 Byte )(24) A. 33 MB/sB. 64MB/s C. 132 MB/sD. 164 MB/s答案 ： C考查總線這個知識點(diǎn)。根據(jù)上面的筆記，總線帶寬 =總線位寬X總線頻率/8=32 X33/8 = 132MB/S 。3、2007 年26 題某存儲器數(shù)據(jù)總線寬度為32bit，存取周期為250ns，則該存儲器帶寬為(26)。(注：本題答案中的B 表示 Byte )(26) A. 8X106B/sB. 16X106B/sC. 16X108B/sD. 32X

23、106B/s答案 ： B考查總線這個知識點(diǎn)。存儲器帶寬即總線帶寬，總線頻率為： 1/250ns=4 X106存儲器帶寬為：32 4 X106/8 = 16 X106B/S4、2007 年 27 題處理機(jī)主要由處理器、存儲器和總線組成，總線包括27)（ 27）A. 數(shù)據(jù)總線、串行總線、邏輯總線、物理總線B. 并行總線、地址總線、邏輯總線、物理總線C. 并行總線、串行總線、全雙工總線D. 數(shù)據(jù)總線、地址總線、控制總線答案 :D考查總線這個知識點(diǎn)，基本概念的考查。5、2007 年 35 題三極管是可控的開關(guān)器件，其飽和與截止?fàn)顟B(tài)分別對應(yīng)開關(guān)的接通和斷開狀態(tài)。 UBE 為基極輸入電壓，VTH 為基極域

24、值電壓，如果 UBEVTH ，開關(guān)應(yīng)處于 （ 35） 狀態(tài)。（ 35） A. 接通B. 三態(tài)C. 斷開D. 高阻答案: C考查電路中最基本的基礎(chǔ)知識點(diǎn)，我覺得做不對的根本不能算嵌入式系統(tǒng)開發(fā)入門。6、2007 年 36 題如下圖所示，若低位地址（ A0-A11 ）接在內(nèi)存芯片地址引腳上，高位地址（ A12-A19 ）進(jìn)行片選譯碼 （其中， A14 和 A16 沒有參加譯碼） ，且片選信號低電平有效，則對下圖所示的譯碼器，不屬于此譯碼 空間的地址為 （36 ） 。（36） A. ABOOOH ABFFFHB. BBOOOH BBFFFHC. EF000H EFFFFHD. FE000H FEFF

25、FH答案: D考查數(shù)字電路中譯碼知識和存儲系統(tǒng)中統(tǒng)一編址的問題， 相對來說， 這個題目有點(diǎn)難度， 但是對于學(xué)習(xí) 過和親身做過單片機(jī)的兄弟來說，最基本不過了。7、2007 年 46 題 （ 46 ） 完全把系統(tǒng)軟件和硬件部分隔離開來，從而大大提高了系統(tǒng)的可移植性。（ 46）A. 硬件抽象層B. 驅(qū)動映射層 C. 硬件交互層 D. 中間層答案 :A考查嵌入式系統(tǒng)組成中的概念。8、2006 年 3 題設(shè)指令由取指、分析、執(zhí)行 3個子部件完成，每個子部件的工作周期為t,采用常規(guī)標(biāo)量單流水線處理機(jī)。若連續(xù)執(zhí)行 10條指令，則共需要時間（3）At。（ 3） A.8B.10C.12D.14答案: C考查流水

26、線技術(shù)知識點(diǎn)。3 +（ 10 1）X1 = 129 、 2006 年 4 、 5 題某計算機(jī)的時鐘頻率為 400MHz ,測試計算機(jī)的程序使用 4 種類型的指令。 每種指令的數(shù)量及所需要的 指令時鐘數(shù)（ CPI ）如下表所示,則該計算機(jī)的指令平均時鐘數(shù)為（ 4）；該計算機(jī)的運(yùn)算速度為（5）MIPS 。指令類型指令數(shù)目（條）每條指令需要的時鐘數(shù)116000012 3000023 2400044 1600084)A.1.85B.1.93C.2.36D. 3.75( 5 ) A.106.7B.169.5 C.207.3 D.216.2答案 ：B、C 考查指令運(yùn)行方面的簡單計算。平均時鐘數(shù)=(1600

27、00 + 2 X30000 + 4 X24000 + 8 X16000 ) / ( 160000 + 30000 + 24000 + 16000 )=1.93MIPS 是指每秒種執(zhí)行多少百萬條指令，即 106。 計算機(jī)的運(yùn)行數(shù)度為： 400/1.93=207.25=207.3MIPS9、2006 年 12 題計算機(jī)要對聲音信號進(jìn)行處理時， 必須將它轉(zhuǎn)換為數(shù)字聲音信號。 最基本的聲音信號數(shù)字化方法時 取樣量化法。若量化后的每個聲音樣本用 2 個字節(jié)表示，則量化分辨率是( 12)( 12 ) A.1/2B.1/1024C.1/65536D.1/131072答案 :C考查聲音編碼種量化計算的知識點(diǎn)。

28、2個字節(jié)是16位，其量化分辨率位1/216 = 1/65536。10、2006 年13 題某幅圖像具有640 M80個象素點(diǎn)，若每個象素具有8位的顏色深度，則可表示(13 )種不同的顏色，經(jīng)過 5: 1 壓縮后，其圖像數(shù)據(jù)需要占用(1 4 ) ( Byte )的存儲空間。( 13 ) A.8B.256C.512D.1024( 14 ) A.61440B.307200C.384000D.3072000答案: B、A考查圖像數(shù)據(jù)存儲計算的知識點(diǎn)。8位顏色深度可以表示28 = 256種顏色深度。經(jīng)過5: 1壓縮后的數(shù)據(jù)大小為：640 M80疋/8/5 = 61440。11 、 2006 年 23 題

29、若某邏輯門輸入 A、B和輸出F的波形如下圖所示，則 F（A,B）的表達(dá)式為（23）（23） A.F=A BB.F=A+BC.F=A 異或 BD.F=A （ B 的非）A|B|F|答案 ： C 考查數(shù)字電路的最基本知識點(diǎn)，我覺得這個都搞不清楚很難通過這個考試。12、 2006 年24題240000 。一個 4 位的二進(jìn)制計數(shù)器，由 0000 狀態(tài)開始，經(jīng)過 25 個時鐘脈沖后，該計數(shù)器的狀態(tài)為（24）A.1100B.1000C.1001D.1010答案 ： C考查數(shù)字電路的最基本知識點(diǎn)， 相對上面一題有點(diǎn)難， 需要對計數(shù)器的工作原理有比較清楚的理解。 個也是搞嵌入式系統(tǒng)的基礎(chǔ)中的基礎(chǔ)，參考教程

30、38 頁或相關(guān)的數(shù)電書籍。4位的計數(shù)器，其計數(shù)范圍是24 = 16 , 0000開始經(jīng)過16個時鐘脈沖之后又回到了開始的狀態(tài)25 16 = 9，所以說經(jīng)過25個時鐘之后，其計數(shù)器的數(shù)值應(yīng)該是9 = 1001。13 、2006 年 25 題 穩(wěn)壓二極管構(gòu)成的穩(wěn)壓電路的接法是（ 25 ）（ 25） A. 穩(wěn)壓管與負(fù)載電阻串聯(lián)。B. 穩(wěn)壓管與限流電阻并聯(lián)。C. 限流電阻與穩(wěn)壓管串聯(lián)后，在與負(fù)載電阻串聯(lián)。D. 限流電阻與穩(wěn)壓管串聯(lián)后，在與負(fù)載電阻并聯(lián)。答案 :D考查模擬電路的最基本知識點(diǎn)，實(shí)在太簡單，不知道從那里開始分析了。14 、2006 年 26 題以下敘述中，不符合 RISC 指令系統(tǒng)特點(diǎn)的是（ 26