四位移位寄存器的仿真和設(shè)計

1、四位cmos移位寄存器設(shè)計與仿真摘要詳細(xì)的論述了四位cmos移位寄存器的設(shè)計，仿真和測試過程。此電路是在給定的1.25 m的cmos工藝模型下，通過使用tanner13軟件設(shè)計而成的，通過仿真，設(shè)計出的寄存器在輸入0和1時可以實現(xiàn)對0和1進(jìn)行右移的功能。同時，通過tanner13軟件的測試，可得到四位cmos移位寄存器空載下的延遲時間是0.6s,上升時間是0.65ns ,下降時間是0.77ns,通過上升和下降時間可以得到該寄存器在空載和負(fù)載分別為1pf，5pf，10pf的最高工作頻率分別為 704 mhz，270 mhz，66 mhz，33 mhz。同時可以得到其功耗為32w。對其溫度分析表明

2、在一定的溫度范圍內(nèi)，溫度的變化對輸出影響很小。關(guān)鍵詞：四位cmos移位寄存器；上升時間；下降時間；延遲時間；功耗；溫度分析the design and simulation of the 4-bit cmos shift registerabstractthis article discussess about the design, simulation and testing process of the four bit cmos shift register in detail. this circuit use the 1.25 m cmos model and design by

3、using the software of tanner13 .this register can have a fuction that it can shift the 0 and 1 to the right when the input is the 0 and 1. meanwhile, through the use of tanner13 software ,we can test four cmos shift register and get that its delay time is 0.6s, the rise time 0.65ns , the fall time i

4、s 0.77ns .when is no-load and loads are 1pf,5pf and 10pf ,through the rise and fall time we can calculate the register of maximum operating frequency are 704 mhz ,270 mhz ,66 mhz ,33 mhz. while its power consumption is 32w. the temperature analysis shows that on a certain temperature range ,the temp

5、erature has little effect on the output.key word: 4-bit cmos shift register ；delay time rise time；fall time；aximum operating frequency ；power consumption；temperature analysis目錄一 引言11.1 課題的來源及意義11.2 寄存器的簡介1二 tanner的簡述和設(shè)計的流程2三 cmos基本電路元件的設(shè)計和優(yōu)化33.1 cmos集成電路的優(yōu)點33.2 cmos反相器的設(shè)計和優(yōu)化33.3 cmos二輸入與非門的設(shè)計和優(yōu)化5四 四

6、位cmos移位寄存器的電路設(shè)計74.1 cmos反相器的符號圖的設(shè)計74.2 cmos二輸入與非門符號圖的設(shè)計84.3 邊沿d觸發(fā)器的設(shè)計94.4 四位基本右移寄存器的設(shè)計11五 四位cmos移位寄存器的仿真135.1 四位cmos移位寄存器的功能的實現(xiàn)135.2 四位移位寄存器的功耗分析155.3 四位cmos移位寄存器的上升，下降和延遲時間的分析165.4 四位cmos移位寄存器的最高頻率的分析185.5 四位移位寄存器的溫度分析19六 結(jié)束語21謝辭22參考文獻(xiàn)23附 錄24 一引言1.1課題的來源及意義本課題設(shè)計的目的是為了實現(xiàn)在電子設(shè)計軟件tanner13上實現(xiàn)4位cmos移位寄存器

7、的設(shè)計和仿真。移位寄存器應(yīng)用很廣，可以用來構(gòu)成移位寄存器型計數(shù)器，順序脈沖發(fā)生器，串行累加器，與此同時可以應(yīng)用于數(shù)據(jù)轉(zhuǎn)換中，即把串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)，或者把并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)。在在目前的新興工業(yè)中，移位寄存器還可以應(yīng)用于液晶顯示面板與液晶顯示裝置中 1。因此設(shè)計移位寄存器具有很現(xiàn)實的意義，這樣可以了解工業(yè)中前沿器件。在此次設(shè)計采用的是tanner tools v13 eda軟件進(jìn)行設(shè)計和仿真，tanner13是一款微機上的集成電路設(shè)計和電路仿真軟件，與之前使用的tanner版本，相比較其功能更加強大，目前的集成電路工藝進(jìn)入了納米級的工藝，這也使得此時軟件的可靠性下降2，這就需要更新軟件。

8、以往的軟件已經(jīng)不能對更小尺寸工藝下的電路進(jìn)行設(shè)計和仿真，而采用tanner13此軟件，可以進(jìn)行更小尺寸工藝下的電路的設(shè)計和仿真。因此，應(yīng)用此軟件可以把握時代科技前沿，可以對更小模型進(jìn)行研究。1.2寄存器的簡介3寄存就是把二進(jìn)制數(shù)據(jù)或者代碼暫時存儲起來的操作。而寄存器則是具有這種寄存功能的電路。寄存器是一種基本時序電路，在各個數(shù)字系統(tǒng)中，幾乎是無處不在。因為任何現(xiàn)代數(shù)字系統(tǒng)，都必須把要處理的數(shù)據(jù)和代碼先寄存起來，以便以后可以隨時取用。寄存器可以按功能和開關(guān)元件兩個方向來分類，寄存器按功能差別來分可以分為基本寄存器和移位寄存器?；炯拇嫫骶褪菙?shù)據(jù)或者代碼只能并行送入到寄存器中，在需要進(jìn)行取用這些代

9、碼或者數(shù)據(jù)時也只能并行輸出。移位寄存器一種時序電路。它不僅可以寄存數(shù)據(jù),而且還具有移位的功能,即移位寄存器里存儲的數(shù)據(jù),可以在時鐘脈沖的作用下逐步右移或左移。移串行輸出位寄存器是數(shù)字系統(tǒng)和電子計算機中的一個重要元串行輸入器件,在數(shù)據(jù)寄存、傳送、延遲、串/并轉(zhuǎn)換，十分靈活，用途十分廣泛。而按照開關(guān)元件的不同寄存器可以分為ttl寄存器和cmos寄存器。二tanner的簡述和設(shè)計的流程tanner research 公司基于windows平臺開發(fā)了tanner集成電路設(shè)計軟件，它用于集成電路設(shè)計的工具軟件。此軟件功能特別強大，容易學(xué)習(xí)也很實用，它包括s-edit，t-spice，w-edit，l-e

10、dit與lvs這幾部分，其功能有電路的設(shè)計、分析模擬和電路布局。s-edit的主要功能是進(jìn)行電路圖的編輯，在s-edit中擁有各種器件的模型，例如nmos，pmos，jk觸發(fā)器，d觸發(fā)器以及各種電源，電阻等等。正是擁有這些眾多的器件的模型，才為s-edit設(shè)計電路圖帶來了極大的方便性，只要將這些固有的器件模型進(jìn)行邏輯組合，就可以創(chuàng)建出所需要的電路圖，這為設(shè)計者帶來了極大的方便，也是其成為設(shè)計電路圖時首選的電子設(shè)計軟件。t-spice主要是用來對生成的電路圖進(jìn)行仿真和測試，在t-spice中通過使用spice語言，對生成的電路圖添加相應(yīng)的測試和仿真的命令，就可以通過生成的out文件或者w-edi

11、t所生成的波形來進(jìn)行觀測，從而可以知道自己所設(shè)計電路的所實現(xiàn)的功能和測試的各個測試數(shù)據(jù)，如功耗，延遲時間，噪聲分析等等。l-edit 是由tanner eda軟件公司所制造的一個ic設(shè)計和驗證的高性能軟件系統(tǒng)模板，具有高效率，交互式等特點，強大而且完善的功能包括從ic設(shè)計到輸出，以及最后的加工服務(wù)，完全可以媲美百萬美元級的ic設(shè)計軟件4。w-edit是用來顯示t-spice模擬電路的仿真結(jié)果和波形，通過這些波形可以進(jìn)行各種分析和比較，從而可以得到自己所設(shè)計電路的各項功能和測試數(shù)據(jù)。此次電路設(shè)計和仿真的流程：先用s-edit進(jìn)行四位cmos移位寄存器電路的設(shè)計，當(dāng)設(shè)計完成之后將其設(shè)計的電路圖生成

12、spice文件，然后在t-spice中對生成的spice文件進(jìn)行模擬仿真，如果發(fā)現(xiàn)仿真的結(jié)果不能實現(xiàn)自己所設(shè)計的電路的功能，則說明自己設(shè)計的電路有問題可以回到s-edit中進(jìn)行檢查，最后在w-edit中查看其輸出波形圖，還可以在t-spice中查找各種數(shù)據(jù)的分析。三cmos基本電路元件的設(shè)計和優(yōu)化3.1cmos集成電路的優(yōu)點5 功耗低 cmos電路采用場效應(yīng)管是互補型結(jié)構(gòu)，工作時串聯(lián)的場效應(yīng)管總是一個管處于導(dǎo)通，另一個管截止的狀態(tài)。理論上，電路靜態(tài)功耗為零，實際上，由于場效應(yīng)管存在漏電流，故cmos電路存在反向漏電流造成的微量靜態(tài)功耗。 工作電壓范圍寬cmos電路可在318 v電壓下正常工作所

13、以基本上不用穩(wěn)壓電源，可以看出其工作電壓范圍大，同時供電電路簡單，其體積比較小。 邏輯擺幅大當(dāng)電源高電平 vdd 及電源低電平 gnd時，cmos集成電路輸出的邏輯高電平邏輯低電平分別接近于它的電源的高電平 vdd 和低電平 gnd。例如 vdd = 15 v、gnd = 0 v時，輸出值很近似于 15 v。因此，cmos電路的邏輯擺副很大。 抗干擾能力強電源電壓的45%為cmos電路的電壓噪聲容限的典型值，電源電壓的30%為其保證值。噪聲容限電壓的絕對值將隨著電源電壓的增加而成比例增加。從而可以看出其抗干擾能力很強。溫度穩(wěn)定性能好在溫度環(huán)境發(fā)生變化時，由于功耗比較低，發(fā)熱量較少，電路線路結(jié)構(gòu)

14、和電氣參數(shù)具有對稱性使cmos電路得一些參數(shù)能起到自動補償作用，從而使得cmos電路的溫度穩(wěn)定性能很好。輸入阻抗高通常情況下，cmos電路的等效輸入阻抗高達(dá)10m，這是由于cmos集成電路的輸入端一般都是由保護(hù)二極管和串聯(lián)電阻構(gòu)成的保護(hù)網(wǎng)絡(luò)，在正常工作電壓范圍內(nèi)，這些保護(hù)二極管均處于反向偏置狀態(tài)，所以使其輸入阻抗很高。3.2cmos反相器的設(shè)計和優(yōu)化首先是tanner軟件的使用，打開s-edit后進(jìn)入其界面，然后選擇file選項隨后選擇new，從而建立了一個新的電路圖模板，然后找到cell選項點擊后，可以生成新的模板，然后在新的模板上進(jìn)行電路圖的設(shè)計和仿真。在完成上述操作之后，需要對新的模板添

15、加庫文件，此時需要找到tanner eda文件夾，從中找到libraries的文件夾，將此文件夾下的all添加到模板中，從而實現(xiàn)了庫文件的添加。在庫工具欄上，可以找到各種器件，例如nmos和pmos以及固有的d觸發(fā)器，反相器和或非門等等。這些器件可以使用鼠標(biāo)將其拖出放入到生成的模板中可以在模板中連接成為各種新型的電路。cmos移位寄存器是由nmos和pmos構(gòu)成，可以通過nmos和pmos構(gòu)成反相器和二輸入與非門，將生成的非門和與非門做成符號圖，則可以在庫工具欄中形成固有的符號，可以將這些符號圖拖入新的模板中可以構(gòu)成邊沿觸發(fā)的d觸發(fā)器，然后將邊沿d觸發(fā)器做成符號圖后，將其拖入新的模板中，從而構(gòu)

16、成四位右移寄存器。先從庫工具欄中找到nmos和pmos，然后將它們拖出來放到模板上，然后將nmos和pmos的柵極和漏極用導(dǎo)線相互連接，將nmos的源極和襯底接地電平，將pmos的源極和襯底接高電平如圖3-1所示，從而構(gòu)成cmos反相器。圖3-1cmos反相器的電路結(jié)構(gòu)圖然后進(jìn)行寬長比的調(diào)試工作，從而可以得到最最好的輸出和輸入波形，在調(diào)試中可以使nmos和pmos的長度調(diào)為模型的最小尺寸為1.25m，然后開始反復(fù)調(diào)試nmos和pmos的寬度，從而可以得出最優(yōu)化的寬長比，nmos的為，pmos的為。具體的參數(shù)如下：nmos w=15u l=1.25u as=2.25p ps=6.8u ad=2.

17、25p pd=6.8u pmos w=35u l=1.25u as=2.25p ps=6.8u ad=2.25p pd=6.8u 然后，可以進(jìn)行直流掃描分析，在生成的t-spice中添加下面的命令:.dc lin vvoltagesource_2 0 5 0.05.print dc v(in) v(out) 可以得到輸出和輸入的掃描波形圖，如圖3-2所示。圖3-2直流分析掃描的波形圖然后對此反相器進(jìn)行功耗分析，在生成的t-spice中添加.power vv3命令然后從生成的out文件中找到功耗分析的數(shù)據(jù)如下： power resultsvvoltagesource_2 from time 0

18、to 2e-007average power consumed - 8.880834e-006 wattsmax power 7.549489e-004 at time 2.89472e-009 min power 0.000000e+000 at time 0從上面的數(shù)據(jù)可以看出cmos反相器的平均功耗為8.8m。3.3cmos二輸入與非門的設(shè)計和優(yōu)化采用相同的方法來制作二輸入與非門，分別選擇兩個nmos和pmos根據(jù)cmos邏輯原理將兩個pmos并聯(lián)，將兩個nmos串聯(lián)，然后將兩個nmos和pmos的柵極相連，從而作為與非門的兩個輸入端，然后將pmos的兩個漏極和上端的nmos的漏極相連，

19、讓后分別將pmos源極和襯底接入高電平和nmos的源極和襯底接地電平，同時在pmos和nmos之間引出輸出端，從而構(gòu)成cmos二輸入的與非門，如圖3-3所示。圖3-3cmos二輸入與非門的電路結(jié)構(gòu)圖然后對其進(jìn)行優(yōu)化，優(yōu)化方法和cmos反相器的優(yōu)化方法類似，反復(fù)對其進(jìn)行寬長比的調(diào)試最終得到最佳的寬長比，其中兩個nmos的為，其中一個pmos的為，另一個為，具體的參數(shù)如下面所示：nmos w=15u l=1.25u as=2.25p ps=6.8u ad=2.25p pd=6.8u nmos w=15u l=1.25u as=2.25p ps=6.8u ad=2.25p pd=6.8u pmos

20、w=25u l=1.25u as=2.25p ps=6.8u ad=2.25p pd=6.8u pmos w=45u l=1.25u as=2.25p ps=6.8u ad=2.25p pd=6.8u同理進(jìn)行功耗的分析可以在out文件中得到它的關(guān)于功耗的分析數(shù)據(jù)如下：power resultsvvoltagesource_2 from time 0 to 1e-006average power consumed - 8.362398e-006 wattsmax power 6.100990e-004 at time 2.88964e-009 min power 0.000000e+000 at

21、 time 0從上面的數(shù)據(jù)分析可知此時cmos二輸入與非門的平均功耗為8.4w。四四位cmos移位寄存器的電路設(shè)計4.1cmos反相器的符號圖的設(shè)計在第三章已經(jīng)完成了cmos反相器的電路圖，然后在庫工具欄中找到生成cmos反相器的模板，如圖4-1所示，生成的cmos反相器的板塊的名稱為cell2。圖4-1然后在cell2點擊右鍵，從而點擊new view將會出現(xiàn)圖4-2 即new view的對話框，在圖中可以看到對話框中有view type的選項，點擊選項中的下三角符號，可以有三個選項，選擇symbol，從而進(jìn)入生成器件模型的模板6。圖4-2new view的對話框然后通過s-edit各種畫圖

22、工具進(jìn)行制作，可以得到cmos反相器的符號圖，如圖4-3所示。圖4-3cmos反相器的符號圖在制作完成圖形之后，要將輸入和輸出端口的名稱要一一對應(yīng)，如圖3-1可以看到反相器的輸入端的名字為in,其輸出端口的名稱為out,則生成的符號圖如圖4-3的輸入端口和輸出端口的名稱也分別是in和out，這樣才能使符號圖擁有，電路圖的各項功能。4.2cmos二輸入與非門符號圖的設(shè)計按照生成cmos反相器的做法，先在庫工具欄中找到生成cmos二輸入與非門的模板，然后在其板塊上點擊右鍵從而點擊new view會生成圖2的界面，圖中有三個選項，選擇symbol，從而進(jìn)入生成符號圖的模板，然后通過各種畫圖工具進(jìn)行制

23、作，同理可以得到cmos二輸入與非門的符號圖，然后按照符號圖的輸入端口和輸出端口要和電路圖輸入和輸出端口嚴(yán)格對照的規(guī)則，改變符號圖的輸入端和輸出端的名稱，最終生成了cmos二輸入與非門的符號圖，如圖4-4所示。圖4-4cmos二輸入與非門的符號圖4.3邊沿d觸發(fā)器的設(shè)計首先，在此電路圖的文件夾下，建立一個新的模板視圖，根據(jù)d觸發(fā)器的電路圖 可知需要8個二輸入與非門和3個cmos反相器，然后將生成的二輸入與非門和反相器符號圖可以拖入模板中并且按照下圖所示的順序一次將cmos二輸入與非門和cmos反相器進(jìn)行排列，然后，用導(dǎo)線按照圖4-5所示，進(jìn)行連接從而生成一個邊沿d觸發(fā)器。圖4-5由反相器的符號

24、圖和二輸入與非門的符號圖組成的邊沿d觸發(fā)器的電路結(jié)構(gòu)圖在生成邊沿d觸發(fā)器后，采用生成cmos反相器相同的做法，同理可以生成邊沿d觸發(fā)器的符號圖，如圖4-6所示，注意在生成符號圖的時候要將自己電路圖中的輸入輸出端的名字和自己生成的符號圖的輸入輸出端的名字要保持一直，否則將會產(chǎn)生錯誤。圖4-6cmos邊沿d觸發(fā)器的符號圖4.4四位基本右移寄存器的設(shè)計首先，在生成的邊沿d觸發(fā)器電路圖的文件夾下，建立一個新的模板視圖，將生成的d觸發(fā)器拖入新的模板中，將前一個d觸發(fā)器的q輸出端與后一個d觸發(fā)器的輸入端相連接，將第一個d觸發(fā)器的輸入端作為寄存器的輸入端，將四個d觸發(fā)器的cp端連接到一起從而使用同一個時鐘，

25、作為整個移位寄存器的時鐘，然后從相連的d觸發(fā)器的輸入和輸出端之間引出4個輸出端，最終成為移位寄存器的4個輸出端，而d觸發(fā)器的反向輸出端可以空載，從而形成了四位cmos右移寄存器，圖4-7所示。圖4-7由邊沿d觸發(fā)器的符號圖組成的四位cmos移位寄存器的電路結(jié)構(gòu)圖按照生成符號圖的方法，同理可以做出四位cmos移位寄存器的符號圖，如圖4-8所示。圖4-8四位cmos移位寄存器的符號圖此時，四位cmos移位寄存器的設(shè)計的全部過程已經(jīng)完成，此時就需要開始通過t-spice對其進(jìn)行仿真看是不是能夠?qū)崿F(xiàn)四位cmos移位寄存器的功能。五四位cmos移位寄存器的仿真5.1四位cmos移位寄存器的功能的實現(xiàn)對四

26、位cmos移位寄存器進(jìn)行功能實現(xiàn)的仿真，首先是在s-edit中生成新的模板，然后將生成的4位cmos移位寄存器的符號圖拖進(jìn)模板中，然后在cp端加入脈沖時鐘信號，在輸入端加入高電平，然后在庫工具欄中拖入其他的命令，首先添加include的命令，在include命令中加入ml2_125.md的模型，然后在庫工具欄中拖出打印電壓的命令printvoltage，將打印輸出的命令拖到輸入和輸出的節(jié)點上，從而可以得到輸入和輸出電壓，因為要進(jìn)行的是瞬態(tài)的分析所以要使用的是tran命令，然后點擊工具欄中setup simulation可以產(chǎn)生圖5-1所示的對話框，然后在瞬態(tài)分析前的方塊中打入對號，然后設(shè)置右面

27、的參數(shù)，停止時間是1us，最大的時間步距是20ns，開始打印時間是0ns，打印的時間步距是20ns。然后點擊ok鍵，就可以將瞬態(tài)分析的命令加入到測試中。圖5-1 點擊setup simulation 產(chǎn)生的對話框此時先將其生成t-spice，然后在t-spice中點擊運行，即可以生成輸入端接高電平時的波形圖，如圖5-2所示。圖5-2四位cmos移位寄存器接高電平時的輸出波形圖從波形圖中我們可以看到初始狀態(tài)時0000當(dāng)時鐘的下降沿來臨時將會進(jìn)行右移變?yōu)?000，隨后的以此類推位1100，1110，1111?？梢詮牟ㄐ沃蟹治龀鰜硭奈籧mos右移寄存器，在經(jīng)過連續(xù)的4個周期高電平后變?yōu)?111。同理

28、，在輸入端接低電平，此時的時鐘任然是脈沖信號，然后在庫工具欄中拖入其他的命令，首先添加include的命令，在include命令中加入ml2_125.md的模型，然后在庫工具欄中拖出打印電壓的命令printvoltage，將打印輸出的命令拖到輸入和輸出的節(jié)點上，從而可以得到輸入和輸出電壓，然后點擊工具欄中setup simulation可以產(chǎn)生對話框，然后在瞬態(tài)分析前的方塊中打入對號，然后設(shè)置右面的參數(shù)，停止時間是1u，最大的時間步距是20n，開始打印時間是0n，打印的時間步距是20n，然后點擊ok鍵。此時先將其生成t-spice，然后在t-spice中點擊運行，從而產(chǎn)生在輸入端接低電平時的四

29、位cmos右移寄存器的波形圖，如圖5-3所示。圖5-3四位cmos移位寄存器接低電平是的輸出波形圖經(jīng)過4個cp信號后，則由圖上的波形可以看出由原來的1111，依次變?yōu)?111，0011，0001， 0000。所以整個波形進(jìn)行右移，經(jīng)過4個時鐘周期由1111變?yōu)槿銧顟B(tài)。通過對輸入端口加入高電平和低電平產(chǎn)生的波形圖可以得到移位寄存器的功能，通過總結(jié)可以得到此四位cmos右移寄存器的功能表，如表5-1所示。表5-1 四位cmos右移寄存器的功能表輸入現(xiàn)態(tài)次態(tài)注dcpq0 q1 q2 q3q0 q1 q2 q3連續(xù)輸入4個110 0 0 01 0 0 011 0 0 01 1 0 011 1 0 0

30、1 1 1 011 1 1 01 1 1 101 1 1 10 1 1 1連續(xù)輸入4個000 1 1 10 0 1 100 0 1 10 0 0 100 0 0 10 0 0 05.2四位移位寄存器的功耗分析對四位cmos移位寄存器進(jìn)行功耗的分析，因為在此電路中我們可以看到輸入端口和時鐘端口都加有電源但是這只是信號，在理論上是沒有功耗的，所以我們就不會考慮在輸入端和時鐘端所加電源信號的功耗，而只是考慮讓整個電路處于靜態(tài)工作點的電源的信號，那么在次電路中就只是分析接在vdd和gnd端之間的vv3的電源的功耗7。首先是在s-edit中生成新的模板，然后將生成的4位cmos移位寄存器的符號圖拖進(jìn)模板

31、中，然后在cp端加入時鐘信號，在輸入端加入高電平，然后在庫工具欄中拖入其他的命令，首先添加include的命令，然后在include命令中加入ml2_125.md的模型，又因為在t-spice中功耗的分析，即power命令必須和tran命令聯(lián)合使用，所以還要點擊工具欄中setup simulation將產(chǎn)生對話框，然后在瞬態(tài)分析前的方塊中打入對號，然后設(shè)置右面的參數(shù)，停止時間是100us，最大的時間步距是20us，開始打印時間是0s，打印的時間步距是20us，然后點擊ok鍵。再從工具欄中拖出print power命令，從屬性中改變要進(jìn)行功耗分析的電壓源的名字是vv3，然后將其生成t-spice

32、，同時在spice中加入下面的命令.power vv3。在t-spice中點擊運行按鈕，可以從其out中得到對于電源電壓vv3的功耗的分析數(shù)據(jù)：power resultsvv3 from time 0 to 0.0001average power consumed - 3.274029e-005 wattsmax power 7.279574e-002 at time 2.42292e-009 min power 3.491328e-007 at time 4.8e-005 從上面分析的數(shù)據(jù)可以看出時鐘信號處所加電源的平均功耗為32w,在2.4ns時的功耗最大為72mw，在48s時刻的功耗最小

33、為0.34w。5.3四位cmos移位寄存器的上升，下降和延遲時間的分析上升時間是波形從它的穩(wěn)態(tài)值的10%上升到其穩(wěn)態(tài)值的90%所需要的時間。下降時間是波形從它的穩(wěn)態(tài)值的90%下降到其穩(wěn)態(tài)值的10%所需要的時間。延遲時間是指輸入電壓變化到穩(wěn)態(tài)值的50%的時刻和輸出電壓變化到穩(wěn)態(tài)值的50%的時刻之間的時間差8。從上升時間，下降時間和延遲時間的定義可以知道當(dāng)在輸入端口加入5v的電壓時，可以看出穩(wěn)態(tài)時的電壓值是5v，從而可以看出穩(wěn)態(tài)值的10%就是0.5v，穩(wěn)態(tài)值的90%就是4.5v，和穩(wěn)態(tài)值的50%是2.5v。所以可以通過定義可知上升時間是一個輸出端口的電壓值由0.5v上升到4.5v所用的時間，下降時

34、間是4.5v下降到0.5v是所用的時間，延遲時間是由輸入電壓變化到2.5v和輸出電壓變化到2.5v的時間差。首先是在s-edit中生成新的模板，然后將生成的4位cmos移位寄存器的符號圖拖進(jìn)模板中，然后在cp端加入時鐘信號，在輸入端加入高電平，然后在庫工具欄中拖入其他的命令，首先添加include的命令，然后在include命令中加入ml2_125.md的模型，然后點擊工具欄中setup simulation將產(chǎn)生對話框，然后在瞬態(tài)分析前的方塊中打入對號，然后設(shè)置右面的參數(shù)，停止時間是1u，最大的時間步距是20n，開始打印時間是0n，打印的時間步距是20n，然后點擊ok鍵。對于4位cmos移位

35、寄存器的下降時間，上升時間和延遲時間的分析，在tanner中需要使用的是measure命令9。根據(jù)上面計算的來的電壓值，從而在t-spice中加入measure命令如下面所示測試的是輸出q3，q2，q1，q0上升時間和下降時間時的命令。.measure tran risetime trig v(q3) val=0.5 rise=1 targ v(q3) val=4.5 rise=1.measure tran falltimetrig v(q3) val=4.5 fall=1 targ v(q3) val=0.5 fall=1.measure tran risetime trig v(q2) v

36、al=0.5 rise=1 targ v(q2) val=4.5 rise=1.measure tran falltime trig v(q2)val=4.5 fall=1 targ v(q2) val=0.5 fall=1.measure tran risetime trig v(q1) val=0.5 rise=1 targ v(q1) val=4.5 rise=1.measure tran falltime trig v(q1)val=4.5 fall=1 targ v(q1) val=0.5 fall=1.measure tran risetime trig v(q0) val=0.5

37、 rise=1 targ v(q0) val=4.5 rise=1.measure tran falltime trig v(q0)val=4.5 fall=1 targ v(q0) val=0.5 fall=1從而在out文件中可以找到關(guān)于q3的上升時間和下降時間的分析如下所示：measurement result summary risetime = 3.7581e-010 falltime = 3.7372e-010可以看出q3端的上升時間是0.38ns，下降時間是0.37ns。從而在out文件中可以找到關(guān)于q2的上升時間和下降時間的分析如下所示：measurement result s

38、ummary risetime = 6.5349e-010 falltime = 7.7084e-010從以上分析可得q2的上升時間是0.65ns,下降時間是0.77ns。從而在out文件中可以找到關(guān)于q1的上升時間和下降時間的分析如下所示：measurement result summary risetime = 6.5330e-010 falltime = 7.7110e-010從以上數(shù)據(jù)可得到q1的上升時間是0.65ns,下降時間是0.77ns。從而在out文件中可以找到關(guān)于q0的上升時間和下降時間的分析如下所示：measurement result summary risetime =

39、 6.5217e-010 falltime = 7.7308e-010從而可以看出q0的上升時間是0.65ns,下降時間是0.77ns。然后進(jìn)行延遲時間的測試，將下面的measure加入到spice中然后點擊進(jìn)行運行，.measure tran dalaytime1 trig v(cp) val=2.5 fall=1 targ v(q3) val=2.5 fall=1.measure tran dalaytime2 trig v(cp) val=2.5 fall=1 targ v(q2) val=2.5 fall=1.measure tran dalaytime3 trig v(cp) val

40、=2.5 fall=1 targ v(q1) val=2.5 fall=1.measure tran dalaytime4 trig v(cp) val=2.5 fall=1 targ v(q0) val=2.5 fall=1就可以得到各個輸出端口的延遲時間。如下面的數(shù)據(jù)所示：measurement result summary dalaytime1 = 6.0249e-007 dalaytime2 = 4.0268e-007 dalaytime3 = 2.0268e-007 dalaytime4 = 2.6859e-009從而我們可以一次得到各個輸出q3，q2，q1，q0端口的延遲時間分別為

41、0.6s，0.4s , 0.2s ， 2.7ns。從數(shù)據(jù)上可以分析得出，從q0端口開始延遲時間越來越長，到達(dá)第四個端口時，即輸出端口q3時延遲時間最長為0.6s。5.4四位cmos移位寄存器的最高頻率的分析移位寄存器的最大的工作頻率可以通過下面的公式進(jìn)行計算，此公式的計算需要知道上升時間和下降時間，其公式為 (5-1)公式中所計算的頻率為最大信號頻率，此時的頻率是能夠加在此四位移位寄存器上并使輸出仍可穩(wěn)定至可確定狀態(tài)的最大的頻率10。如果信號頻率超過此頻率，那么輸出的電壓將會沒有足夠的時間穩(wěn)定到確定的值。由4.3節(jié)的關(guān)于四位cmos移位寄存器的關(guān)于上升時間和下降時間的分析我們可以得出，上升時間

42、為0.65ns,而且下降時間為0.77ns,從而通過此公式得到其最大的工作的頻率為f=1/0.65ns+0.77ns=704 mhz。上面的頻率是在負(fù)載為空載時的，電路的最高的頻率，當(dāng)在電路的輸出端口分別加入負(fù)載電容后，可以得到不同的頻率，從上面的數(shù)據(jù)分析可知道q3,q2,q1,q0各個輸出端口的上升時間和下降時間相差不到1ns,所以可以只要分析一個端口的就可以，我們可以選擇q3端口進(jìn)行測試，在q3端口分別加入1pf,5pf,10pf的電容，然后測試q3端口的上升時間和下降時間。其電路圖如5-4圖所示。圖5-4負(fù)載測試電路圖然后在生成的t-spice文件中加入下面的命令：.measure tr

43、an risetime trig v(q3) val=0.5 rise=1 targ v(q3) val=4.5 rise=1.measure tran falltime trigv(q3) val=4.5 fall=1 targ v(q3) val=0.5 fall=1然后運行，可以得到q3端在負(fù)載分別為1pf,5pf,10pf時的上升時間和下降時間，然后通過公式(5-1)，計算不同負(fù)載下的最高工作頻率?？梢缘玫奖?-2。表5-2不同負(fù)載下的上升，下降時間和最高工作頻率 負(fù)載值(pf)測試條件1510上升時間(ns)1.35.19.8下降時間(ns)2.41020最高工作頻率(mhz)270

44、6633 從上面的數(shù)據(jù)可以看出，隨著負(fù)載的變大，則移位寄存器的最高頻率隨著其增加將會下降。5.5四位移位寄存器的溫度分析 移位寄存器的溫度分析就是在不同的溫度下，觀測寄存器的特性，在spice中進(jìn)行溫度的測試采用temp命令，此命令可以在print命令下，輸出在各個溫度下特性的波形圖，我們可以通過對q3進(jìn)行溫度掃描，從而可以了解整個寄存器的特性，當(dāng)生成spice之后，在spice文件中添加下面的命令： .temp 25 50 70 80 100 .print tran v(q3)然后點擊運行，從而得到圖5-5。圖5-5溫度掃描波形圖對q3端進(jìn)行溫度掃描之后得到的依次為25,50，70，80，1

45、00的波形圖，從波形圖中我們可以看出溫度變化很大，但是q3端的電壓基本上沒有變化。六結(jié)束語本文設(shè)計的四位cmos移位寄存器共使用了38個mos管，它不僅可以寄存數(shù)據(jù),而且還具有移位的功能,即移位寄存器里存儲的數(shù)據(jù),可以在時鐘脈沖的作用下逐步右移。因為本文中的移位寄存器由多個反相器和與非門組成，通過對反相器和與非門的仿真和分析，最終確定了整個寄存器的優(yōu)化后的寬長比。然后對整個移位寄存器做了功耗，上升，下降和延遲時間，最高工作頻率和溫度分析。從而在整體上對設(shè)計的寄存器有了大致的了解。在沒有進(jìn)行寬長比的優(yōu)化時，寄存器的功耗為250w，進(jìn)行優(yōu)化之后的電路的功耗明顯降低為32w，從而可以看出電路的優(yōu)化對

46、于提高電路的性能起著重要的作用。但是從延遲時間來看和q0端的延遲時間相比，在q3輸出端口的延遲時間太長，因此這方面的問題任然需要進(jìn)一步的改善。謝辭值此論文完成之際， 參考文獻(xiàn)1李正朝移位寄存器序列應(yīng)用教程m開封：河南大學(xué)出版社，2009年：452bing huang，xiaohu zhang,，joseph b et albernstein, a new spice reliability simulation method for deep submicrometer cmos vlsi circuitsjieee，2006年，6卷：2472483余孟嘗數(shù)字電子技術(shù)基礎(chǔ)簡明教程（第二版）m北

47、京：高等教育出版社，2005年：3113154孫潤，尤一心tanner集成電路設(shè)計教程m北京：北京希望電子出版社，2002年：145朱正涌半導(dǎo)體集成電路m北京：清華大學(xué)出版社，2001年：2786廖裕評，陸瑞強tanner pro集成電路設(shè)計與布局實戰(zhàn)指導(dǎo)m北京：科學(xué)出版社，2006年：15197stevenm.sandler，charleshymowitz spice電路分析m北京：科學(xué)出版社，2007年：1938劉樹林，張華曹，柴常春半導(dǎo)體器件物理m北京：電子工業(yè)出版社，2007年：1932939王建民pspice電路設(shè)計與應(yīng)m北京：國防工業(yè)出版社，2007年：16516810 john p.uyemura超大規(guī)模集成電路與系統(tǒng)導(dǎo)論m北京：電子工業(yè)出版社，2004年：187附錄t-spice程序* spice export by: sedit 13.00* export time: fri may 14 17:58:07 2010* design: my7* cell: cell6* view: view0* export as: top-level cell* export mode: hi