DSP(2812)最小系統(tǒng)設(shè)計

1、摘 要本設(shè)計是DSP（2812）最小系統(tǒng)設(shè)計,DSP是一門涉及許多學(xué)科而又廣泛應(yīng)用于許多領(lǐng)域的新興學(xué)科。DSP指的是數(shù)字信號處理器。數(shù)字信號處理器是一種適合完成數(shù)字信號處理運算的處理器。20世紀60年代以來，隨著計算機和信息技術(shù)的飛速發(fā)展，DSP技術(shù)應(yīng)運而生并得到迅速的發(fā)展。在過去的二十多年時間里，數(shù)字信號處理已經(jīng)在通信等領(lǐng)域得到極為廣泛的應(yīng)用。數(shù)字信號處理是利用計算機或?qū)Ｓ锰幚碓O(shè)備，以數(shù)字形式對信號進行采集，變換，濾波，固執(zhí)，增強，壓縮，識別等處理，已得到符合人們需要的信號形式。數(shù)字信號處理是以眾多科學(xué)為理論基礎(chǔ)的，它所涉及的范圍及其廣泛。在科學(xué)領(lǐng)域，微積分，概率統(tǒng)計，隨機過程，數(shù)值分析等都

2、是數(shù)字信號處理的基本工具。與網(wǎng)絡(luò)理論，信號與系統(tǒng)，控制論，通信理論，故障診斷等也密切相關(guān)，可以說，數(shù)字信號處理是把許多經(jīng)典的理論體系作為自己的理論基礎(chǔ)，同時又使自己成為一系列新興學(xué)科的理論基礎(chǔ)。DSP主要應(yīng)用在數(shù)字信號處理中，目的是為了能夠滿足實時信號處理的要求，因此需要將數(shù)字信號處理中的常用運算執(zhí)行的盡可能快。這就決定了DSP的特點和關(guān)鍵技術(shù)。適合數(shù)字信號處理的技術(shù)：DSP包涵乘法器，累加器，特殊地址發(fā)生器，領(lǐng)開銷循環(huán)等；提高處理速度的技術(shù)：流水線技術(shù)，并行處理技術(shù)，超常指令等。DSP對元件值的容限不敏感，受溫度、環(huán)境等外部參與影響??；容易實現(xiàn)集成；VLSI 可以時分復(fù)用，共享處理器；方便調(diào)

3、整處理器的系數(shù)實現(xiàn)自適應(yīng)濾波；可實現(xiàn)模擬處理不能實現(xiàn)的功能：線性相位、多抽樣率處理、級聯(lián)、易于存儲等；可用于頻率非常低的信號。關(guān)鍵詞 典型特征,體系結(jié)構(gòu),程序流程ABSTRACTThis design is the DSP (2812) Minimum system design, DSP is a widely used but many disciplines involved in many areas of emerging disciplines. We often say that the DSP refers to the digital signal processor. Di

4、gital Signal Processor is a complete cross-signal processing for the processor. Since the 60s of the 20th century, with the computers and the rapid development of information technology, DSP technology and the rapid development emerged. In the past twenty years time, digital signal processing in com

5、munications and other fields has been very widely used.Digital signal processing is to use a computer or dedicated processing equipment to collect the signal in digital form, transform, filter, stubborn, enhancement, compression, recognition processing needs of the people has been the signal form. D

6、igital signal processing theory is based on a number of science-based, its scope and wide. For example, in science, calculus, probability and statistics, stochastic processes, numerical analysis, digital signal processing are the basic tools. And network theory, signals and systems, control theory,

7、communication theory, fault diagnosis, etc., are closely related, can be said that digital signal processing is to many classical theoretical system as its theoretical basis, but also to become a new discipline theoretical basis. DSP is mainly used in digital signal processing, designed to meet real

8、-time signal processing requirements, requiring digital signal processing of common operations performed as quickly as possible. This determines the DSP features and key technologies. Suitable for digital signal processing techniques: DSP indulgence multiplier, accumulator, special address generator

9、, leading overhead loops; improve the speed of the technology: pipelining, parallel processing, exceptional instruction and so on. DSP of the component value of tolerance is not sensitive to temperature, and environment outside involvement affect small; easy integration; VLSI can be time-division mu

10、ltiplexing, shared processor; facilitate the adjustment of the processor factor to achieve adaptive filter; to analog processing can not Implementation of functions: linear phase, multirate processing, cascade, easy storage; can be used to frequency of very low signal. KEY WORDS ：Typical characteris

11、tics, Architecture, Program flow目錄前 言1第1章 緒論21.1 研究背景21.2 系統(tǒng)概述21.3 論文完成的工作3第2章 DSP（2812）最小系統(tǒng)的硬件42.1 DSP（2812）性能概述42.2 TMS320F2812的引腳圖及功能62.3 相關(guān)硬件設(shè)計122.3.1 DSP與液晶模塊的直接訪問接口122.3.2 基于CPLD的硬件等待電路132.4 DSP最小系統(tǒng)142.4.1 電源轉(zhuǎn)換142.4.2片外程序和數(shù)據(jù)存儲器142.4.3 時鐘電路152.4.4 JTAG仿真接口電路152.5 硬件的調(diào)試162.5.1 電路測試及目標板識別162.5.2

12、事件管理器產(chǎn)生PWM波功能測試162.5.3 基于串口通信的數(shù)據(jù)采集功能測試16第3章 軟件的設(shè)計183.1 軟件簡介183.2 基本功能183.2.1 2812讀寫時序183.2.2 液晶顯示模塊的讀寫時序193.2.3 F2812的XREADY信號203.2.4 相關(guān)VHDL213.2.5 DSP對液晶模塊連續(xù)的讀寫訪問223.3 TMS320F2812 系統(tǒng)設(shè)計中應(yīng)注意的幾個問題233.3.1 速度和時鐘233.3.2 中斷的使用243.3.3 Flash Ram的使用26第4章 結(jié)論27參考文獻28致 謝30前 言隨著計算機和信息技術(shù)的飛速發(fā)展，DSP技術(shù)已經(jīng)應(yīng)用到我們生活的每一個角落

13、，從軍用到民用，從航空航天到生產(chǎn)生活，都越來越多的使用DSP。DSP的主要應(yīng)用有數(shù)字化移動電話，數(shù)據(jù)調(diào)制解調(diào)器，磁盤/光盤控制器需求，圖形圖像處理需求，汽車電子系統(tǒng)等。應(yīng)用DSP的領(lǐng)域可以說是不勝枚舉。DSP在航空航天方面，主要用于雷達和聲納信號處理；在通信方面，主要用于移動電話，IP電話，ADSL和HFC的信號傳輸；在控制方面，主要用于電機控制，光驅(qū)和因公安驅(qū)動器；在電子娛樂方面，主要用于高清晰電視，機頂盒，家庭影院，DVD等應(yīng)用；還有數(shù)字相機，網(wǎng)絡(luò)相機等等?？梢哉f沒有DSP就沒有對互聯(lián)網(wǎng)的訪問，也沒有多媒體，也沒有無線通信。隨著科學(xué)技術(shù)的發(fā)展，將會出現(xiàn)更多的DSP新應(yīng)用領(lǐng)域。DSP的開發(fā)工

14、具包括各種仿真軟件，調(diào)試軟件，硬件仿真器，評估板等，中國的DSP市場增長迅速，一直與國際DSP技術(shù)保持同步的態(tài)勢。隨著中國社會數(shù)字化，信息化的進展和中國經(jīng)濟的持續(xù)穩(wěn)定增長，刺激了電子信息產(chǎn)業(yè)和市場的快速發(fā)展，推動了DSP的廣泛應(yīng)用。本文給出DSP芯片TMS320F2812的硬件的最小系統(tǒng)設(shè)計，然后增加一個外擴用來演示DSP芯片2812的運行。論文的結(jié)構(gòu)如下，共分四個章節(jié)。第一章描述了DSP2812課題的研究背景，意義以及發(fā)展現(xiàn)狀，并根據(jù)DSP2812的原理和特點及設(shè)計要求，給出了設(shè)計實現(xiàn)的基本方案。第二章主要給出了系統(tǒng)的硬件設(shè)計，根據(jù)具體功能的實現(xiàn)，對硬件電路進行詳細的分析。第三章為系統(tǒng)軟件設(shè)

15、計。第四章為工作總結(jié)和展望，主要對本次設(shè)計進行總結(jié)并對更深入的研究本課題做出了展望。第1章 緒論1.1 研究背景數(shù)字化已成為電子、通信和信息技術(shù)的發(fā)展趨勢與潮流。在這種趨勢與潮流的推動下，數(shù)字信號處理的理論與實現(xiàn)手段獲得了快速的發(fā)展，已成為當代發(fā)展最快的學(xué)科之一。而DSP芯片作為數(shù)字信號處理，尤其是實時數(shù)字信號處理的主要方法和手段，自20世紀70年代末、80年代初誕生以來，無論在性能上還是在價格上，都取得了突破性的迅猛發(fā)展。從定點到浮點直到并行處理芯片，DSP芯片的功能越來越強、速度越來越快例如TI公司的并行處理芯片C6000系列的速度達到了2400MIPS的高指標；而且，DSP芯片的價格越來

16、越低，開發(fā)與設(shè)計手段越來越多樣化、越來越容易。越來越高的性能價格比、日漸完善的開發(fā)方式使DSP的應(yīng)用范圍越來越大，已經(jīng)廣泛地應(yīng)用于通信、雷達、聲納、遙感、生物醫(yī)學(xué)、機器人、控制、精密機械、語音和圖像處理等領(lǐng)域?？梢院敛豢鋸埖卣f，以DSP芯片為基礎(chǔ)的數(shù)字信號處理技術(shù)已成為當代電子、通信和信息處理技術(shù)不可或缺的重要手段。1.2 系統(tǒng)概述DSP2812功能比單片機強大的多,TMS320F2812 是美國TI 公司推出的C2000 平臺上的定點32 位DSP 芯片，適合用于工業(yè)控制，電機控制等，用途廣泛，應(yīng)該相當于單片的升級版。運行時鐘也快可達150MHz，處理性能可達150MIPS，每條指令周期6.

17、67ns。IO口豐富，對用戶一般的應(yīng)用來說足夠了。兩個串口。具有12位的03.3v的AD轉(zhuǎn)換等。具有片內(nèi)128k16位的片內(nèi)FLASH，18K 16 位的SRAM，一般的應(yīng)用系統(tǒng)可以不要外擴存儲器。1.3 論文完成的工作（1）技術(shù)方案及技術(shù)路徑。（2）硬件原理圖。（3）制作及調(diào)試。 （4）嵌入式軟件編程及調(diào)試。第2章 DSP（2812）最小系統(tǒng)的硬件2.1 DSP（2812）性能概述（1）F2812 DSP芯片采用高性能靜態(tài)CMOS技術(shù)1 主頻高達150MHz，每個時鐘周期為6.67ns。2采用低電壓供電，當主頻為135MHz時,內(nèi)核電壓為1.8V，主頻150MHz時內(nèi)核電壓為1.9V，I/O

18、引腳電壓為3.3V。（2）支持JTAG在線仿真接口(3）32位高性能處理器1 支持16bX16b和32bX32b的乘法加法運算。2 支持16bX16b雙乘法運算。3 采用哈佛總線結(jié)構(gòu)模式。 4 快速的中斷響應(yīng)和中斷處理能力。5 統(tǒng)一的存儲設(shè)計模式。6 兼容C/C+語言以及匯編語言。(4) 片內(nèi)存儲空間1片內(nèi)FLASH空間大小為128KX16b，分為4個8KX16b和6個16KX16b存儲段。 2 OTP ROM空間大小1KX16b。3 L0、L1兩塊4KX16b單地址尋址隨機存儲器（SARAM）。4 H0：一塊8KX16b隨機存儲器（SARAM）。 5 M0、M1：兩塊1KX16bSARAM。

19、(5) Boot ROM空間空間大小為4KX16b，內(nèi)含軟件啟動模式以及標準數(shù)學(xué)函數(shù)庫。(6) 外部接口1 高達1MX16b的總存儲空間。2 可編程的等待時間。3 可編程的等待讀寫時序。4 3個獨立的片選信號。（7） 時鐘和系統(tǒng)控制1 支持動態(tài)鎖相環(huán)倍頻。2 片內(nèi)振蕩器。3 內(nèi)含看門狗定時模塊。（8）3個外部中斷（9）外設(shè)中斷模塊（PIE）可以支持45個外設(shè)中斷（10）3 個32位CPU定時器（11）128位安全密鑰 1 可以包含F(xiàn)lash ROM OTP以及L0 L1SARAM。2 防止系統(tǒng)硬件、軟件被修改。（12）用于控制電機的外設(shè)1兩路事件管理（EVA、EVB）。（13）串行通信端口1

20、串行外設(shè)接口SPI。2 兩路串行通信接口SCI，標準URAT口。3 增強型CAN模塊（eCAN）。4 多通道緩沖串行接口（MSBSP）。（14）12位ADC轉(zhuǎn)換模塊1 2X8路輸入通道。2 兩個采樣保持器。3 單一或級聯(lián)轉(zhuǎn)換模式。4 最高轉(zhuǎn)換速度80ns/12.5Msps。（15）56個通用GPIO口（16）先進的仿真模式1 具有實時仿真及設(shè)置斷點的功能。2 支持硬件仿真。（17）開發(fā)工具1 DSP集成環(huán)境CCS。2 JTAG仿真器。（18）低電模式和電源存儲1 支持IDLE、STANDBY、HALT模式。2 禁止/使能獨立外設(shè)時鐘。（19）封裝1 179引腳BGA封裝，帶擴展存儲接口。2 1

21、76引腳PGF封裝，帶擴展存儲接口。2.2 TMS320F2812的引腳圖及功能如圖2-1為TMS320F2812引腳圖以及各個引腳的作用。 圖2-1 TMS320F2812引腳圖 XINTF信號XA0XA18 - 19位地址總線。XD0XD15 - 16位數(shù)據(jù)總線。XMP/MC - 1 - 微處理器模式 - XINCNF7有效。 0 - 微計算機模式 - XINCNF7無效。XHOLD - 外部DMA保持請求信號。XHOLD為低電平時請求XINTF釋放外部總線，并把所有的總線與選通端置為高阻態(tài)。當對總線的操作完成且沒有對XINTF進行訪問時，XINTF釋放總線。此信號是異步輸入并與XTIMC

22、LK同步。XHOLDA - 外部DMA保持確認信號。當XINTF響應(yīng)XHOLD的請求時XHOLDA呈低電平，所有的XINTF總線和選通端呈高阻態(tài)。XHOLD和XHOLDA信號同時發(fā)出。當XHOLDA有效(低)時外部器件只能使用外部總線。XZCS0AND1 - XINTF區(qū)域O和區(qū)域1的片選，當訪XINTF區(qū)域0或1時有效(低)。XZCS2 - XINTF區(qū)域2的片選，當訪XINTF區(qū)域2時有效(低)。XZCS6AND7 - XINTF區(qū)域6和區(qū)域7的片選，當訪XINTF區(qū)域6或7時有效(低)。XWE - 寫有效。有效時為低電平。寫選通信號是每個區(qū)域操作的基礎(chǔ)，由XTIMINGX寄存器的前一周期

23、、當前周期和后一周期的值確定。XRD - 讀有效。低電平讀選通。讀選通信號是每個區(qū)域操作的基礎(chǔ)，由xTIMINGX寄存器的前一周期、當前周期和后一周期的值確定。注意：XRD和XWE是互斥信號。XR/W - 通常為高電平，當為低電平時表示處于寫周期，當為高電平時表示處于讀周期。XREADY - 數(shù)據(jù)準備輸入，被置1表示外設(shè)已為訪問做好準備。XREADY可被設(shè)置為同步或異步輸入。在同步模式中，XINTF接口塊在當前周期結(jié)束之前的一個XTIMCLK時鐘周期內(nèi)要求XREADY有效。在異步模式中，在當前的周期結(jié)束前XINTF接口塊以XTIMCLK的周期作為周期對XREADY采樣3次。以XTIMCLK頻率

24、對XREADY的采樣與XCLKOUT的模式無關(guān)。JTAG和其他信號X1/XCLKIN - 振蕩器輸入內(nèi)部振蕩器輸入，該引腳也可以用來提供外部時鐘。C28x能夠使用一個外部時鐘源，條件是要在該引腳上提供適當?shù)尿?qū)動電平，為了適應(yīng)1.8V內(nèi)核數(shù)字電源(VDD)，而不是3.3V的I/O電源(VLDIO)?？梢允褂靡粋€嵌位二極管去嵌位時鐘信號，以保證它的邏輯高電平不超過VDD(1.8V或1.9V)或者去使用一個1.8V的振蕩器。X2 - 振蕩器輸出。XCLKOUT - 源于SYSCLKOUT的單個時鐘輸出，用來產(chǎn)生片內(nèi)和片外等待狀態(tài)，作為通用時鐘源。XCLKOU丁與SYSCLKOUT的頻率或者相等，或是

25、它的1/2，或是l/4。復(fù)位時XCLKOUTSYSCLKOUT/4。TESTSEL - 測試引腳，為TI保留，必須接地。TEST1 - 測試引腳，為TI保留，必須懸空。TEST2 - 測試引腳，為TI保留，必須懸空。TMS - JTAG測試模式選擇端，有內(nèi)部上拉功能，在TCK的上升沿TAP控制器計數(shù)一系列的控制輸入。TDI - 帶上拉功能的JTAG測試數(shù)據(jù)輸入端，在TCK的上升沿，TDI被鎖存到選擇寄存器、指令寄存器或數(shù)據(jù)寄存器中。TDO - JTAG掃描輸出，測試數(shù)據(jù)輸出。在TCK的下降沿將選擇寄存器的內(nèi)容從TDO移出。TCK - JTAG測試時鐘，帶有內(nèi)部上拉功能。TRST - 有內(nèi)部上拉

26、的JTAG測試復(fù)位。當它為高電平時掃描系統(tǒng)控制器件的操作。若信號懸空或為低電平，器件以功能模式操作，測試復(fù)位信號被忽略。注意：TRST上不要用上拉電阻。它內(nèi)部有上拉部件。在強噪聲的環(huán)境中需要附加上拉電阻，此電阻值根據(jù)調(diào)試器設(shè)計的驅(qū)動能力而定。一般取22K即能提供足夠的保護。因為有了這種應(yīng)用特性，所以使得調(diào)試器和應(yīng)用目標板都有合適且有效的操作。EMU0 - 帶上拉功能的仿真器I/O口引腳0，當TGST為高電平時，此引腳用作中斷輸入。該中斷來自仿真系統(tǒng)，并通過JTAG掃描定義為輸入/輸出。EMU1 - 仿真器引腳1，當TGST為高電平時，此引腳輸出無效，用作中斷輸入。該中斷來自仿真系統(tǒng)的輸入，通過

27、JTAG掃描定義為輸入/輸出。XRS - 器件復(fù)位(輸入)及看門狗復(fù)位(輸出)。器件復(fù)位，XRS使器件終止運行，PC指向地址0x3FFFCO。當XRS為高電平時，程序從PC所指出的位置開始運行。當看門狗產(chǎn)生復(fù)位時,DSP將該引腳驅(qū)動為低電平，在看門向復(fù)位期間，低電平將持續(xù)512個XCLKIN周期。該引腳的輸出緩沖器是一個帶有內(nèi)部上拉(典型值100mA)的開漏緩沖器，推薦該引腳應(yīng)該由一個開漏設(shè)備去驅(qū)動。ADC模擬輸入信號ADCINA7 ADCINA0 - 采樣/保持A的8通道模擬輸入。在器件未上電之前ADC引腳不會被驅(qū)動。ADCINB7 ADCINB0 - 采樣/保持B的8通道模擬輸入。在器件未

28、上電之前ADC引腳不會被驅(qū)動。ADCREFP - ADC參考電壓輸出（2V）。需要在該引腳上接一個低ESR(50m1.5歐姆)的10uf陶瓷旁路電容，另一端接至模擬地。ADCREFM - ADC參考電壓輸出（1V）。需要在該引腳上接一個低ESR(50m1.5歐姆)的10uf陶瓷旁路電容，另一端接至模擬地。ADCRESE-XT - ADC外部偏置電阻(24.9K)。ADCBGREFN - 測試引腳，為TI保留，必須懸空。AVDDREFBG - ADC模擬電源(3.3V)。AVSSREFBG - ADC模擬地。ADCLO - 普通低側(cè)模擬輸入。VSS1 - ADC數(shù)字地。VSSA1、2 - ADC

29、模擬地。VDD1 - ADC數(shù)字電源(1.8V)。VDDA1、2 - ADC模擬電源(3.3V)。VDDAIO - I/O模擬電源(3.3V)。VSSAIO - I/O模擬地。電源信號VDD - 1.8V或1.9V核心數(shù)字電源。VSS - 內(nèi)核和數(shù)字I/O地。VDDAIO - I/O模擬電源(3.3V)。VDDIO - I/O數(shù)字電源(3.3V)。VSSAIO - I/O模擬地。VDD3VL - flash核電源(3.3V)，上電后所有時間內(nèi)都應(yīng)將該引腳接至3.3V。GPIO和外設(shè)共用的管腳EV-A。PWM1-6。T1PWM_T1CMP - 定時器1輸出。T2PWM_T2CMP - 定時器2輸

30、出。CAP1_QEP1 - 捕獲輸入。CAP2_QEP2 - 捕獲輸入。CAP3_QEP11 - 捕獲輸入。TDIRA - 計數(shù)器方向。TCKINA - 計數(shù)器時鐘輸入。C1TRIP - 比較器1輸出。C2TRIP - 比較器2輸出。C3TRIP - 比較器3輸出。T1CTRIP_PDPINTA - 定時器1比較輸出。T2CTRIP/EVASOC - 定時器2比較輸出或EV-A啟動外部AD轉(zhuǎn)換輸出。EV-B。PWM7-12。T3PWM_T3CMP - 定時器1輸出。T4PWM_T4CMP - 定時器2輸出。CAP4_QEP12 - 捕獲輸入。CAP5_QEP4 - 捕獲輸入。CAP6_QEP3

31、 - 捕獲輸入。TDIRB - 計數(shù)器方向。TCKINB - 計數(shù)器時鐘輸入。C4TRIP - 比較器4輸出。C5TRIP - 比較器5輸出。C6TRIP - 比較器6輸出。T3CTRIP_PDPINTB - 定時器3比較輸出。T4CTRIP/EVBSOC - 定時器4比較輸出或EV-B啟動外部AD轉(zhuǎn)換輸出。中斷信號XINT_XBIO - XINT1或XBIO核心輸入。XINT2_ADCSOC - XINT2或開始AD轉(zhuǎn)換。XINMI_XINT13 - XNMI或XINT13。SPISPISIMOA - SPI從動輸入，主動輸出。SPISOMIA - SPI從動輸出，主動輸入。SPICLKA

32、- SPI時鐘。SPISTEA - SPI從動傳送使能。SCI-A，SCI-B。SCITXDA - SCI-A發(fā)送。SCIRXDA - SCI-A接收。SCITXDB - SCI-B發(fā)送。SCIRXDB - SCI-B接收。CANCANTXA - CAN發(fā)送。CANRXA - CAN接收。MCBSPMCLKXA - 發(fā)送時鐘。MCLKRA - 接收時鐘。MFSXA - 發(fā)送幀同步信號。MSXRA - 接收幀同步信號。MDXA - 發(fā)送串行數(shù)據(jù)。MDRA - 接收串行數(shù)據(jù)。XFCPU輸出XF_XPLLDIS - 引腳有3個功能：1、XF一通用輸出引腳。2、XPLLDIS - 復(fù)位期間此引腳被采樣

33、以檢查鎖相環(huán)PLL是否被使用，若該引腳采樣為低，PLL將被禁止。此時，不能使用HALT和STANDBY模式。3、GPIO - 通用輸入/輸出功能。2.3 相關(guān)硬件設(shè)計2.3.1 DSP與液晶模塊的直接訪問接口 這里，將液晶模塊映射在DSP的XZCS6區(qū)上，由于制造商已經(jīng)裝配好了液晶顯示驅(qū)動和分壓電路，并提供了驅(qū)動電路接口，使得液晶顯示模塊和微處理器的接口十分方便。該模塊共有13條信號線。RS是寄存器選擇，低電平選擇指令寄存器，高電平選擇數(shù)據(jù)寄存器。R/w是讀寫控制端，低電平寫顯示模塊，高電平讀顯示模塊。CSA、CSB為驅(qū)動器片選信號線，可以選擇相應(yīng)的顯示區(qū)域。E為允許輸入信號線(數(shù)據(jù)讀、寫操作

34、允許信號)，高電平有效。DB0DB7為數(shù)據(jù)線。功能框圖如圖2-2所示。圖2-2 模塊功能框圖 在實際電路設(shè)計中還需注意，由于該液晶顯示模塊是5 V設(shè)備，所以在連接控制線、數(shù)據(jù)線時需要加電平隔離和轉(zhuǎn)換器件?？梢允褂?4LS245芯片。2.3.2 基于CPLD的硬件等待電路 由于DSP芯片需要通過XREADY信號來延長讀、寫周期，使之與液晶顯示模塊的E的高電平信號相匹配，所以設(shè)計了外部硬件等待電路。該電路是通過 CPLD芯片EPM7064S來實現(xiàn)的。EPM7064S是Ahera公司的MAX7000系列產(chǎn)品。它可以很容易地實現(xiàn)地址譯碼、等待時序的插入，并且是通過編寫程序來實現(xiàn)各種邏輯的，容易修改，可

35、移植性強，便于調(diào)試。其中，它的輸入時鐘為TMS320F2812的輸出信號XCLKOUT。2.4 DSP最小系統(tǒng)2.4.1 電源轉(zhuǎn)換DSP最小系統(tǒng)僅有5V電源供電，由于DSP芯片供電電壓只能是3.3V，所以在設(shè)計電路時，需要將5V電源轉(zhuǎn)換為3.3V給CPU供電，因此使用了TI公司的5V/3V的TPS7333Q高性能穩(wěn)壓芯片，并可提供上電復(fù)位信號，該信號/RSDSP接到DSP的復(fù)位引腳上。該芯片最大輸出電流500mA。TPS7333Q輸出后的10f和0.1f的電容不能省略，否則得不到穩(wěn)定的3.3V電壓。圖2-3為電源轉(zhuǎn)換原理圖。圖2-3 電源轉(zhuǎn)換原理圖2.4.2片外程序和數(shù)據(jù)存儲器為試過程，提高調(diào)

36、試效率，系統(tǒng)擴展了片外的程序存儲器，這樣就不用每次都把程序燒入片內(nèi)FLASH中，可以方便的在線調(diào)試。由于TMS320F2812采用20MHZ時鐘頻率，即時鐘周期為50ns，對存儲器的存儲速度要求較高，為此我們采用的是Cypress公司的Cy7c1021v芯片，其存儲時間為33ns，數(shù)據(jù)寬度是16位，容量64k。通過與門電路實現(xiàn)邏輯將其共用為程序RAM和數(shù)據(jù)RAM。該RAM的低32K被定義為數(shù)據(jù)空間，地址為0x00000x7FFF；高32K被定義為程序空間，地址為0x80000xFFFF。圖2-4為片外存儲器擴展。圖2-4片外存儲器擴展2.4.3 時鐘電路TMS320 F2812 DSP的時鐘可

37、以有兩種連接方式，即外部振蕩器方式和諧振器方式。本文采用的是外部有源時鐘方式，直接選擇一個3.3V供電的30MHz有源晶振實現(xiàn)。晶振電路如圖2-5所示。圖 2-5時鐘電路2.4.4 JTAG仿真接口電路幾乎所有的高速控制器和可編程器件都配有標準仿真接口JTAG，F(xiàn)2812也不例外。JTAG掃描邏輯電路用于仿真和測試，采用JTAG可實現(xiàn)在線仿真，同時也.是調(diào)試過程裝載數(shù)據(jù)、代碼的唯一通道。通過JTAG接口可將仿真器與目標系統(tǒng)相連接。為了與仿真器通信，DSP控制板必須帶有14引腳的雙排直插管座。F2812和14針仿真插座連接的電路如圖2-6。圖2-6 JTAG接口2.5 硬件的調(diào)試2.5.1 電路

38、測試及目標板識別監(jiān)測系統(tǒng)輸入和輸出工作電壓后，監(jiān)測上電復(fù)位及手動復(fù)位電路工作情況。利用DSP仿真器進行硬件仿真，進入CCS壞境，識別目標器件，表明硬件基本正常。2.5.2 事件管理器產(chǎn)生PWM波功能測試 TMS320 F2812內(nèi)核集成的兩個事件管理器EVA和EVB提供了強大的控制功能，特別適合運動控制和電機控制等領(lǐng)域。F2812的每個事件管理模塊可以同時產(chǎn)生8路脈寬調(diào)制信號，包括3對由完全比較單元產(chǎn)生的死區(qū)可編程PWM信號以及有通用定時器產(chǎn)生的2路獨立的PWM信號。2.5.3 基于串口通信的數(shù)據(jù)采集功能測試 F2812串口支持16級接收和發(fā)送FIFO，有一個16位波特率選擇寄存器，靈活性極大

39、。此外，芯片上集成了一個12位ADC，具有16通道服用輸入接口，兩個采樣保持電路，最快轉(zhuǎn)換周期為60ns。第3章 軟件的設(shè)計3.1 軟件簡介在F2812中，對外部器件的讀、寫訪問都是通過外部接口模塊XINTF來實現(xiàn)的。它類似于C240X的外部接口，但也作了三方面的改進。 （1） 原來的TMS320LF240X系列，程序存儲空間、數(shù)據(jù)存儲空間和I/o空間都映射在相同的地址(0000FFFF)，對它們的訪問是通過不同的指令來區(qū)分的；而在F2812中，外部接口模塊分成了5個固定的存儲映像區(qū)域：XZCS0、XZCSl、XZCS2、XZCS6、XZCS7，可尋址1 MB的片外存儲器空間，具有獨立的地址。

40、 （2） F2812的每個XINTF區(qū)都有一個片選信號。其中，有地區(qū)域的片選信號在內(nèi)部是“與”在一起的，組成了一個共享的芯片選擇，比如XZCSo和 XZXSl共享一個片選信號XZCSO、ANDI,XZCS6和XZCS7共享一個片選信號XZCS6XZCS7.在這種方式下，同一個外部器件可被連到兩個區(qū)，或者可以用外部譯碼邏輯來區(qū)分這兩個區(qū)。 （3） 5個固定存儲映像區(qū)域的每一個區(qū)還可以分別對等待狀態(tài)數(shù)、讀寫選通信號的建立時間、激活時間和保持時間進行編程。 3.2 基本功能3.2.1 2812讀寫時序可編程的等待狀態(tài)、芯片選擇和可編程的選通時間使得該接口與外部存儲器及外設(shè)脫離了聯(lián)系，可以靈活、獨立地

41、進行外部擴展。這里，對外部器件進行讀、寫訪問的基時鐘是xINTF內(nèi)部時鐘xTIMCLK。通過寫XINTF-CNJF2寄存器的XTIMCLK位，可以將該時鐘配置成與SYSCLK0UT相等和等于SYSCLKOUT的1/2，并且，對任何一個映射在XINTF區(qū)的外部器件進行讀、寫訪問都可劃分為建立、激活和跟蹤三個階段?？梢酝ㄟ^相應(yīng)的 XTIMINCO/1/2/6/7寄存器來設(shè)置這三個階段的周期，使之滿足系統(tǒng)的需要。F2812的讀寫時序如圖3-1和3-2所示。圖 3-1 TMS320F2812讀時序圖3-2 TMS320F2812寫時序 由圖可知，在建立階段，相應(yīng)XINTF區(qū)的片選信號變?yōu)榈碗娖剑刂酚?/p>

42、效；默認情況下，該階段的周期為最大值6個XTIMCLK周期。在激活階段，對外部器件進行訪問：在讀訪問時，讀選通信號(XRD)變低并將數(shù)據(jù)鎖入DSP；在寫訪問時，寫選通信號(XWE)變低并將數(shù)據(jù)放置在數(shù)據(jù)總線上。默認情況下，該階段的周期為最大值14個XTIMCLKK。在跟蹤階段，讀或?qū)戇x通信號變回為高電平，但其地址仍保持有效。默認情況下，該階段的周期為最大值6個XTIMCLK周期。 由此可得，F(xiàn)2812的讀、寫周期(激活階段)的最大值為14個XTIMCLK周期。如果將XTIMCLK的頻率設(shè)置為SYSCLKOUT的1/2，則讀、寫周期的最大值為180 ns；并且，其讀、寫操作數(shù)據(jù)的保持時間最大可以

43、達到6個XTIMCLK周期80 ns。因此，F(xiàn)2812能夠?qū)崿F(xiàn)與常用外圍芯片的時序匹配，如RAM、D/A等；但是，當遇到讀、寫周期十分緩慢的輸入/輸出設(shè)備，如液晶顯示模塊、打印機、鍵盤時，就需要設(shè)計相應(yīng)的外部硬件等待電路。3.2.2 液晶顯示模塊的讀寫時序 以深圳市拓普微公司的LM19264A漢字圖形液晶顯示模塊為例，讀寫時序如圖3-3和3-4所示。圖3-3液晶模塊的讀時序圖3-4液晶模塊的寫時序該液晶模塊的使能信號E的周期tcYc最小為1500 ns，使能信號脈沖寬度tWEH、twEL最小為700 ns。在E為高電平時，該液晶模塊處于讀、寫周期。如果采用直接控制方式，即CPU采用總線方式控制

44、液晶模塊，DSP的讀、寫周期最大值為180 ns，而液晶模塊的讀、寫周期，即E的高電平信號，最小為700 ns。DSP的讀、寫時序不能滿足該液晶模塊的要求。如果采用間接的控制方式，即CPU采用并口方式控制液晶模塊，可以實現(xiàn)二者的時序匹配，但會降低接口效率。顯然，最好的方法就是設(shè)計相應(yīng)的外部硬件等待電路來擴展DSP的讀、寫周期。3.2.3 F2812的XREADY信號 F2812通過采樣XREADY信號，可以擴展讀、寫訪問的激活階段。因此，可以利用該信號講行硬件擴展。從而產(chǎn)生任何數(shù)目的等待狀態(tài)。 在F2812中，對XREADY信號的采樣可以分為同步采樣和異步采樣兩種。同步采樣時，在總的建立激活周

45、期之前，對XREADY采樣一個 XTIMCLK周期；而異步采樣時，在總的建立激活周期之前，要對XREADY采樣三個XTIMCLK周期。可見，在異步采樣方式中，XREADY信號需要保持三個XTIMCLK周期，不會因為XREADY信號在激活周期之前的一個低電平擾動就產(chǎn)生等待狀態(tài)，增強了系統(tǒng)的抗擾能力。默認情況下，該芯片采用異步采樣方式。 無論是同步采樣還是異步采樣，如果發(fā)現(xiàn)XREADY信號為低，則激活階段擴展一個XTIMCLK周期，在下一個XTIMCLK周期期間，XREADY再次被采樣。這個過程一直繼續(xù)，直至XREADY采樣為高。因此，可以利用F2812的XREADY信號和相關(guān)的外部讀、寫控制信號

46、，通過硬件擴展，與外部設(shè)備進行直接的連接訪問。3.2.4 相關(guān)VHDLarchitecture 1cdcontrol of 1cd isCONSTANT count_model:INTEGER:=32signal adr:std_logic_vector(6 downto 0);begin process(clk,dspreset) VARIABLE cnt: INTEGER RANGE 0TO 32; Begin adr=a18&a15; if(dspreset=0) then XREADY=1;SMRST=1復(fù)位狀態(tài)E=0; elsif (clkevent AND clk=1) then

47、if(xzcs6=0and adr=”01”and(xwe and xrd)=0) then E=1;SMRST=1; If cnt =count_model-1 then Cnt:=0; elsecnt:=cnt+1; end if; if cnt=count_model-1 then XREADY=1; else XREADY=0; end if; else SMRST=1;XREADY=1;E=0; end if; end if; end process; end lcdcontrol;擴展了32個XCLKOUT周期，等待狀態(tài)為853 ns，滿足液晶模塊的時序要求；但在實際應(yīng)用中，由于液

48、晶模塊的顯示速度過快，顯示效果不是很好。這里，由于采用了CPLD芯片，可以修改VHDL程序，將循環(huán)次數(shù)由32次增加到146次，從而可以很方便地將等待狀態(tài)延長為4 S左右，實際效果也滿足了要求。3.2.5 DSP對液晶模塊連續(xù)的讀寫訪問 當F2812對液晶顯示模塊進行連續(xù)的讀、寫操作時，兩個連續(xù)的讀、寫周期(激活階段)之間的時間間隔為上一個操作的跟蹤階段和這一個操作的建立階段，最大為12個XTIMCLK周期(156 ns)，不能延時。而由液晶的時序圖可知，對液晶的連續(xù)兩次操作的時間間隔，即使能信號E為低電平的時候，最小為700 ns?？梢?，兩者之間時序不能匹配。于是，在連續(xù)兩個命令之間加人了延時

49、語句。雖然這種方法較之硬件實現(xiàn)效率要低，但完全可以滿足系統(tǒng)的設(shè)計要求。 void Delay(unsigned int nDelay) int ii,jj,kk=0; for(ii=0,iinDelay;ii+) for(jj=0;jj1024;jj+) kk+; 3.3 TMS320F2812 系統(tǒng)設(shè)計中應(yīng)注意的幾個問題3.3.1 速度和時鐘從運算速度上看，TMS320F2812有20、285和40MIPS三個具體片種，三種芯片的價格差異較大。40MIPS的DSP可用于20MIPS的低速率，反之則不行。因此在選擇芯片時，要意識到速度的差異，應(yīng)根據(jù)實際的需要選擇合適的芯片，以求獲得最優(yōu)的性能價

50、格比。TMS320F2812有32K的片內(nèi)Flash Ram，可滿足大多數(shù)應(yīng)用場合對程序存儲空間的需要?？蓤?zhí)行程序代碼燒錄進Flash Ram是通過JTAG仿真測試口完成的。但必須注意的是：無論對于40MIPS，還是20MIPS或285MIPS的DSP芯片，程序代碼成功燒錄進片內(nèi)Flash Ram的前提條件是TMS320F2812工作于20MIPS，亦即CLKOUT1時鐘頻率應(yīng)為20MHz/50ns。否則程序無法燒錄進DSP內(nèi)的Flash Ram。所以，在設(shè)計中，如果希望TMS320F2812的運算速度超過20MIPS，且把Flash Ram作為程序存儲空間，則應(yīng)注意主時鐘CLKOUT1的設(shè)計

51、。在利用外時鐘源的情況下，可利用兩個引腳DIV1和DIV2為高低電平來確定CLKOUT1與外時鐘源的對應(yīng)關(guān)系。當DIV2和DIV1分別為低電平和高電平時，二者相等。當DIV2和DIV1分別為高電平和低電平時，CLKOUT1兩倍于外時鐘源。所以，如果要求在程序運行時，CLKOUT1的速率超過20MHz，可采用將時鐘確定為外部時鐘模式的方法，同時使外部時鐘源的頻率不大于20MHz，然后根據(jù)程序運行或程序燒錄時所需時鐘的不同，通過跳線確定DIV1和DIV2的高低電平，從而分別滿足程序運行和程序燒錄時不同的時鐘需要。例如，希望TMS320F2812的運算速度是40MIPS可用20MHz的晶振作為外部時

52、鐘源；在程序燒錄時，通過跳線將DIV2和DIV1分別設(shè)置為低電平和高電平，此時CLKOUT1為20MHz，可滿足程序燒錄所需的時鐘條件；在程序運行時，則通過跳線將DIV2和DIV1分別設(shè)置為高電平和低電平，此時CLKOUT1是外時鐘源的2倍，為40MHz可滿足程序運行時的時鐘條件。3.3.2 中斷的使用中斷的使用是系統(tǒng)設(shè)計中十分重要的問題。中斷的軟件設(shè)計，是中斷程序正常運行的關(guān)鍵；而中斷的硬件設(shè)計，有些問題也同樣不容忽視。在TMS320F2812中，中斷的使用是與三個寄存器相聯(lián)系的，即中斷標志寄存器(ifr)、中斷屏蔽寄存器(imr)和中斷控制寄存器(icr)。16位的中斷標志寄存器(ifr)

53、標志位于數(shù)據(jù)存儲空間內(nèi)，地址是0006h。它含有所有可屏蔽中斷的標志。當可屏蔽中斷請求到達CPU時ifr中相應(yīng)的標志置為1，這表明該中斷掛起正在等待響應(yīng)。讀ifr可識別掛起的中斷，寫ifr可清除掛起的中斷。為清除中斷請求(也即將ifr標志清0)，可向ifr中相應(yīng)的位寫入1再將ifr當前的內(nèi)容寫回ifr，即可清除所有掛起的中斷。16位的中斷屏蔽寄存器(imr)標志位于數(shù)據(jù)存儲空間，地址是0004h。它用于屏蔽內(nèi)部和外部的可屏蔽中斷。因/NMI和/RS是不可屏蔽中斷，所以它們都不包括在imr中，因而imr對這些中斷沒有影響。讀imr可以識別被屏蔽和沒有被屏蔽的中斷，寫imr可以屏蔽和不屏蔽中斷。為

54、了不屏蔽某個中斷，應(yīng)將它對應(yīng)的imr中的位寫為1；為了屏蔽某個中斷，應(yīng)將它對應(yīng)的imr中的位寫為0。16位的中斷控制寄存器(icr)標志在I/O空間內(nèi)，地址是FFECh含有中斷/INT2和/INT3單獨的標志位和屏蔽位。它控制HOLD/INT1的引腳功能，并單獨控制/INT2和/INT3中斷。在TMS320F2812的程序空間中，0000h003fh對應(yīng)中斷向量空間，對于程序設(shè)計中沒用到的向量空間，應(yīng)填零，以防止意外情況發(fā)生。若TMS320F2812響應(yīng)了某個硬件中斷，則會自動將其相應(yīng)的中斷標志位和中斷允許位INTM置1(INTM為1則禁止所有中斷)，但在中斷服務(wù)程序結(jié)束后不會自動將二者清0。因此，在中斷服務(wù)程序結(jié)束時，應(yīng)將該中斷的標志位和中斷允許位INTM清0，以保證后續(xù)中斷的正常運行。實際經(jīng)驗表明，若在某個中斷的服務(wù)程序中沒將該中斷的標志清0，則TMS320F2812是無法連續(xù)正常響應(yīng)該中斷的，結(jié)果是程序運行發(fā)生混亂