畢業(yè)設(shè)計(jì)（論文）：汽車尾燈電路的FPGA實(shí)現(xiàn)

1、第1章 緒論1.1 課題背景隨著科技時(shí)代的進(jìn)一步發(fā)展，人們的生活也在飛速改變，各種家用電器和設(shè)備正以極快的速度進(jìn)入尋常百姓家。汽車作為一種很重要的生活工具也沒有例外地深入到人們生活的方方面面。人們正以極大的熱情努力的工作并享受由此而帶來(lái)的種種便利，汽車作為高消費(fèi)的生活和生產(chǎn)資料，在滿足了人們的出行方便的同時(shí)，人們更加注重汽車本身的舒適性、可控性、便捷性和安全性。而作為汽車行車很重要的一部分車燈控制方式很是重要。而作為汽車控制的各種操作，幾乎都反映在燈的明亮和熄滅上，也是可以起到警告的作用。而作為尾燈，它有著很大的作用，無(wú)論是行車之中還是車輛在駐留的時(shí)候，都是必須有各種不同的反映的，于是，汽車尾

2、燈的設(shè)計(jì)是很重要的。而基于傳統(tǒng)的機(jī)械和純電路的控制方式，由于它完全取決于尾燈系統(tǒng)所采用的硬件來(lái)保證它的正常工作，而一旦電路老化或者因?yàn)闄C(jī)械振動(dòng)而引起的接觸問題以及機(jī)械元件變形而不能及時(shí)觸發(fā)電路電源開關(guān)，這類問題是經(jīng)常發(fā)生，而除了選用更好的硬件系統(tǒng)元件幾乎沒有別的可靠的方法來(lái)進(jìn)行避免這類故障的發(fā)生，于是，選用智能型的元件來(lái)進(jìn)行系統(tǒng)的設(shè)計(jì)，增加系統(tǒng)的穩(wěn)定性和可控制性是非常必須的。而隨著eda技術(shù)的日益成熟，有電路自動(dòng)控制車尾燈的方式是可行的。基于eda系統(tǒng)的電路控制方式是可靠的和可以預(yù)測(cè)的控制方式，其安全性很高，屬于智能控制的范疇。于是，在汽車上實(shí)行這種車燈控制方式是一種變化和進(jìn)步，增加了汽車行車

3、安全性，降低了汽車的故障率。1.2 研究的目的及意義目的是一方面使我們能夠進(jìn)一步理解課程內(nèi)容，基本掌握eda技術(shù)和系統(tǒng)知識(shí)，增加集成電路應(yīng)用知識(shí)，培養(yǎng)我們的實(shí)際動(dòng)手能力以及分析、解決問題的能力。另一方面也可以是我們更好地鞏固和加深對(duì)基礎(chǔ)知識(shí)的理解，學(xué)會(huì)設(shè)計(jì)中小型數(shù)字系統(tǒng)的方法，獨(dú)立完成調(diào)試過程，增強(qiáng)我們理論聯(lián)系實(shí)際的能力，提高電路分析和設(shè)計(jì)能力。通過實(shí)踐引導(dǎo)我們?cè)诶碚撝笇?dǎo)下有所創(chuàng)新，為專業(yè)課的學(xué)習(xí)和日后工程實(shí)踐奠定基礎(chǔ)。通過設(shè)計(jì)，一方面可以加深我們對(duì)理論知識(shí)的理解，另一方面也可以提高我們考慮問題的全面性，將理論知識(shí)上升到一個(gè)實(shí)踐的階段?；诒菊n題的研究具有極大的實(shí)用性和可操作性，在實(shí)際的應(yīng)用中

4、有廣泛的意義，用于汽車車燈控制系統(tǒng)的電路，可以極大地提高汽車的安全性和駕駛的舒適性，降低了車的故障率和危險(xiǎn)發(fā)生的概率。具有實(shí)際的應(yīng)用價(jià)值，故研究本課題。1.3 eda的發(fā)展歷程及應(yīng)用1.3.1 eda的發(fā)展歷程隨著集成電路和計(jì)算機(jī)技術(shù)的飛速發(fā)展，eda（electronic design automation）應(yīng)運(yùn)而生，它是一種高級(jí)、快速、有效的電子設(shè)計(jì)自動(dòng)化技術(shù)。eda技術(shù)以計(jì)算機(jī)為工具，代替人完成數(shù)字系統(tǒng)的邏輯綜合、布局布線和設(shè)計(jì)仿真等工作。設(shè)計(jì)者只需要完成對(duì)系統(tǒng)功能的描述，然后就可以由計(jì)算機(jī)來(lái)處理這些描述，得到設(shè)計(jì)結(jié)果，修改設(shè)計(jì)也很方便。利用eda工具進(jìn)行設(shè)計(jì)，可以極大的提高設(shè)計(jì)效率。e

5、da技術(shù)的發(fā)展經(jīng)歷了一個(gè)由淺到深的過程。20世紀(jì)70年代，隨著中小規(guī)模集成電路的開發(fā)與應(yīng)用，傳統(tǒng)的手工制圖設(shè)計(jì)電路板和集成電路的方法已經(jīng)無(wú)法滿足設(shè)計(jì)精度和效率的要求，因此人們開始進(jìn)行二維平面圖形的計(jì)算機(jī)輔助設(shè)計(jì)，以便解脫繁雜、機(jī)械的版圖設(shè)計(jì)工作，這就是第一代的eda工具。到了20世紀(jì)80 年代，為了適應(yīng)電子產(chǎn)品在規(guī)模和制作上的要求，出現(xiàn)了以計(jì)算機(jī)仿真和自動(dòng)布線為核心技術(shù)的第二代eda 技術(shù)，其特點(diǎn)是以軟件工具為核心，通過這些軟件完成產(chǎn)品開發(fā)的設(shè)計(jì)、分析、仿真、測(cè)試等各項(xiàng)工作。20世紀(jì)90 年代后，隨著eda技術(shù)繼續(xù)發(fā)展，出現(xiàn)了以高級(jí)語(yǔ)言描述、系統(tǒng)級(jí)仿真和綜合技術(shù)為特征的第三代eda技術(shù)，通常也

6、稱為esda（electronic system design automation）階段。在這個(gè)階段，人們開始追求貫徹整個(gè)設(shè)計(jì)過程的自動(dòng)化，可以從繁重的設(shè)計(jì)工作中徹底解放出來(lái)，把精力集中在創(chuàng)造性的方案與概念構(gòu)思上，從而可以提高設(shè)計(jì)效率，縮短產(chǎn)品的研制周期。1.3.2 eda技術(shù)的概念eda是電子設(shè)計(jì)自動(dòng)化（electronic design automation）的縮寫，在20世紀(jì)90年代初從計(jì)算機(jī)輔助設(shè)計(jì)（cad）、計(jì)算機(jī)輔助制造（cam）、計(jì)算機(jī)輔助測(cè)試（cat）和計(jì)算機(jī)輔助工程（cae）的概念發(fā)展而來(lái)的。eda技術(shù)就是以計(jì)算機(jī)為工具，設(shè)計(jì)者在eda軟件平臺(tái)上，用硬件描述語(yǔ)言hdl完成設(shè)

7、計(jì)文件，然后由計(jì)算機(jī)自動(dòng)的完成邏輯編譯、化簡(jiǎn)、分割、綜合、優(yōu)化、布局、布線和仿真，直至對(duì)于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。1.3.3 eda的應(yīng)用硬件語(yǔ)言編譯工具邏輯綜合工具功能分析工具布局布線工具版圖生成工具形式驗(yàn)證工具半導(dǎo)體廠icasic設(shè)計(jì)用戶需求功能定義邏輯綜合工具功能分析工具布局布線工具時(shí)序分析工具編程下載工具可編程pldsoc設(shè)計(jì)原理圖編輯工具網(wǎng)表生成工具布局布線工具規(guī)則檢查工具電子兼容分析工具熱分析工具制板商pcbpcb設(shè)計(jì)圖1.1 eda技術(shù)應(yīng)用范圍eda技術(shù)應(yīng)用范圍見圖1.1。當(dāng)代的eda技術(shù)應(yīng)用于電子設(shè)計(jì)的方方面面。從一個(gè)角度來(lái)看，eda技術(shù)可粗略分為系統(tǒng)

8、級(jí)、電路級(jí)和物理實(shí)現(xiàn)級(jí)三個(gè)層次的輔助設(shè)計(jì)過程；從另一個(gè)角度來(lái)看，eda技術(shù)應(yīng)包括電子設(shè)計(jì)的各個(gè)領(lǐng)域：從低頻電路到高頻電路、從線形電路到非線形電路、從模擬電路到數(shù)字電路、從分立元件電路到集成電路的全部設(shè)計(jì)過程。具體來(lái)說，eda技術(shù)大體分為三方面的應(yīng)用：（1）asic（application specific integrated circuit，專用集成電路）設(shè)計(jì)。（2）soc（system on a chip，系統(tǒng)芯片）設(shè)計(jì)。（3）pcb（printed circuit board，印刷電路板）設(shè)計(jì)。可以說如果沒有eda技術(shù)，今天的電子設(shè)計(jì)就沒辦法進(jìn)行。1.3.4 verilog硬件描述語(yǔ)言隨

9、著eda技術(shù)的飛速發(fā)展，也由于集成電路大規(guī)模、高密度、高速度的要求，產(chǎn)生了一種新的設(shè)計(jì)方法，那就是采用硬件描述語(yǔ)言來(lái)設(shè)計(jì)數(shù)字電路。verilog hdl（verilog hardware description language）作為ieee工業(yè)標(biāo)準(zhǔn)的硬件描述語(yǔ)言的一種，不僅定義了語(yǔ)法，而且對(duì)每個(gè)語(yǔ)法結(jié)構(gòu)都定義了清晰的模擬、仿真語(yǔ)義，而且verilog語(yǔ)言從c語(yǔ)言中繼承了多種操作符和結(jié)構(gòu)。所以如果有c語(yǔ)言的基礎(chǔ)，那么可以非?？斓恼莆誺erilog hdl的設(shè)計(jì)方法。因此對(duì)于初學(xué)者來(lái)說，使用verilog hdl進(jìn)行電子設(shè)計(jì)是比較好的。通過使用結(jié)構(gòu)級(jí)或行為級(jí)描述可以在不同的抽象層次描述設(shè)計(jì)。ve

10、rilog hdl采用自頂向下的數(shù)字電路設(shè)計(jì)方法主要包括行為領(lǐng)域、結(jié)構(gòu)領(lǐng)域、物理領(lǐng)域這三個(gè)領(lǐng)域和系統(tǒng)級(jí)、算法級(jí)、積存器傳輸級(jí)、邏輯級(jí)和電路級(jí)這五個(gè)抽象層次。verilog hdl是并發(fā)的，即具有在同一時(shí)刻執(zhí)行多任務(wù)的能力。一般來(lái)講編程語(yǔ)言是非并行的，但在實(shí)際硬件中，許多操作都是在同一時(shí)刻發(fā)生的，所以verilog hdl具有并發(fā)的特征。verilog hdl有時(shí)序的概念，一般來(lái)講編程語(yǔ)言是沒有時(shí)序概念的，但在硬件電路中從輸入到輸出總是有延遲存在的。為描述這些特征，verilog hdl語(yǔ)言需要建立時(shí)序的概念，因此使用verilog hdl除了可以描述硬件電路的功能外，還可以描述其時(shí)序要求。1.

11、4 基于eda的fpga/cpld開發(fā)隨著數(shù)字集成電路和eda技術(shù)的發(fā)展，設(shè)計(jì)與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來(lái)獨(dú)立承擔(dān)。系統(tǒng)設(shè)計(jì)師們更愿意自己設(shè)計(jì)專用集成電路（asic）芯片，而且希望asic的設(shè)計(jì)周期盡可能短，最好是在實(shí)驗(yàn)室里就能設(shè)計(jì)出合適的asic芯片，并且立即投入實(shí)際應(yīng)用之中，因而出現(xiàn)了現(xiàn)場(chǎng)可編程邏輯器件，其中應(yīng)用最廣泛的屬現(xiàn)場(chǎng)可編程門陣列和復(fù)雜可編程邏輯器件。現(xiàn)場(chǎng)可編程門陣列fpga（field programmable gate array）是20世紀(jì)80年代中期，由美國(guó)xilinx公司首先推出的大規(guī)?？删幊踢壿嬈骷?。由于fpga器件采用標(biāo)準(zhǔn)化結(jié)構(gòu)，體積小、集成度高、功耗低

12、、速度快，可無(wú)限次反復(fù)編程，已成為開發(fā)電子產(chǎn)品的首選器件。運(yùn)算器、乘法器、數(shù)字濾波器等具有復(fù)雜算法的邏輯單元和信號(hào)處理單元的邏輯設(shè)計(jì)都可選用fpga來(lái)實(shí)現(xiàn)。xilinx公司和altera公司最新開發(fā)的先進(jìn)ip core（ip核），使fpga在eda和dsp技術(shù)領(lǐng)域的應(yīng)用更加方便。復(fù)雜可編程邏輯器件cpld（complex programmable logic device）是20世紀(jì)90年代可擦除的可編程邏輯器件epld（erasable programmable logic device）的改進(jìn)器件。其具有更大的與陣列和或陣列，有大量的宏單元和布線資源。高速的譯碼器、多位計(jì)數(shù)器、寄存器、時(shí)序

13、狀態(tài)機(jī)、網(wǎng)絡(luò)適配器、總線控制器等較大規(guī)模的邏輯設(shè)計(jì)可用cpld來(lái)實(shí)現(xiàn)。fpga/cpld 本身作為一種新器件，可以由用戶自行規(guī)定器件的邏輯功能，將大量的電路功能集成到一個(gè)芯片中，提高了系統(tǒng)的集成度和可靠性。另一方面， fpga/cpld的設(shè)計(jì)方法又是采用eda 的設(shè)計(jì)方式，是從手工設(shè)計(jì)到電子設(shè)計(jì)自動(dòng)化的變換橋梁。1.5 本課題研究?jī)?nèi)容fpga/cpld現(xiàn)在應(yīng)用的非常廣泛，其作為集成電路的一個(gè)研究方向，非常重要，而我們?cè)谶@方面開展的學(xué)習(xí)并不多。本文作為一個(gè)探討性的論文，為以后進(jìn)行更深入的研究打下基礎(chǔ)，本課題主要研究以下一些內(nèi)容。首先，學(xué)習(xí)并基本掌握verilog hdl的設(shè)計(jì)方法。然后，研究掌握

14、汽車尾燈設(shè)計(jì)基本工作原理與設(shè)計(jì)方案。接下來(lái)，能夠在max+plus ii平臺(tái)上使用verilog hdl進(jìn)行簡(jiǎn)單的電路設(shè)計(jì)。最后，使用gw48-ck系統(tǒng)進(jìn)行汽車尾燈電路的fpga驗(yàn)證。第2章 研究?jī)?nèi)容與設(shè)計(jì)原理2.1 本課題的研究?jī)?nèi)容 根據(jù)實(shí)際情況分析，本課題研究的汽車尾燈控制器滿足以下基本要求：（1） 當(dāng)汽車正常行駛時(shí)，汽車所有尾燈均不亮；（2） 當(dāng)汽車左轉(zhuǎn)彎時(shí)， 汽車左側(cè)的尾燈l1亮；（3） 當(dāng)汽車右轉(zhuǎn)彎時(shí)， 汽車右側(cè)的尾燈r1亮；（4） 當(dāng)汽車剎車時(shí)， 汽車所有尾燈都亮；（5） 當(dāng)汽車在特殊控件控制情況下行駛時(shí)，汽車左側(cè)的尾燈l3和右側(cè)的尾燈r3亮。2. 2 設(shè)計(jì)思路剎車控制信號(hào)特殊控件

15、行駛信號(hào)根據(jù)系統(tǒng)設(shè)計(jì)要求，系統(tǒng)采用自頂向下的設(shè)計(jì)方法，頂層設(shè)計(jì)采用原理圖的設(shè)計(jì)方法如圖2.1所示：右轉(zhuǎn)彎控制信號(hào)左轉(zhuǎn)彎控制信號(hào)主控選擇模塊右側(cè)燈選擇控制模塊左側(cè)燈選擇控制模塊ld2rd2rd3rd1ld3ld1 圖2.1 頂層設(shè)計(jì)原理圖的設(shè)計(jì)方法2.3設(shè)計(jì)方案應(yīng)用vhdl進(jìn)行自頂向下的設(shè)計(jì)，是采用可完全獨(dú)立于目標(biāo)器件芯片物理結(jié)構(gòu)的硬件描述語(yǔ)言。就是使用vhdl模型在所有綜合級(jí)別上對(duì)硬件設(shè)計(jì)進(jìn)行說明、建模和仿真測(cè)試。其設(shè)計(jì)流程如圖2.2所示：（1）設(shè)計(jì)說明書（6）邏輯綜合（2）建立vhdl行為模塊型（7）測(cè)試向量生成（3）vhdl行為仿真（8）功能仿真（4）vhdl-rtl級(jí)建模（5）前端功能仿

16、真設(shè)計(jì)完成（11）硬件測(cè)試（9）結(jié)構(gòu)綜合（10）門級(jí)時(shí)序仿真 圖2.2 應(yīng)用vhdl進(jìn)行自頂向下設(shè)計(jì)流程由于vhdl設(shè)計(jì)的可移植性、eda平臺(tái)的通用性以及與具體硬件結(jié)構(gòu)的無(wú)關(guān)性，使得前期的設(shè)計(jì)可以容易的應(yīng)用于新的設(shè)計(jì)項(xiàng)目，而且項(xiàng)目設(shè)計(jì)的周期可以顯著縮短。且還具有簡(jiǎn)單易行的特性。本課題關(guān)于汽車尾燈控制電路主要由幾大部分組成：顯示驅(qū)動(dòng)電路、譯碼電路、計(jì)數(shù)電路、開關(guān)控制電路、二極管模擬控制尾燈電路等。主電路主要是通過開關(guān)控制汽車尾燈的點(diǎn)亮方式，主要由74138譯碼器和74161計(jì)數(shù)器，以及與非門等器件構(gòu)成。主電路包括向左轉(zhuǎn)和向右轉(zhuǎn)兩大部分電路。由于汽車正常行駛、左轉(zhuǎn)彎、右轉(zhuǎn)彎、剎車和在特別控件控制下

17、行車時(shí)，所有燈點(diǎn)亮的次序和是否點(diǎn)亮是不同的，所以可以用74138譯碼器對(duì)輸入的信號(hào)進(jìn)行譯碼，從而得到一個(gè)低電平輸出，再由這個(gè)低電平控制一個(gè)74161計(jì)數(shù)器，計(jì)數(shù)器輸出為高電平時(shí)就點(diǎn)亮不同的尾燈，從而控制尾燈按實(shí)際需要的要求點(diǎn)亮。由此得出在每種運(yùn)行狀態(tài)下，各指示燈與給定條件間的關(guān)系，即邏輯功能表如下表2.1所示。汽車尾燈控制電路設(shè)計(jì)總體框圖如圖2.3所示。表2.1 汽車尾燈和汽車運(yùn)行狀態(tài)功能表開關(guān)控制汽車運(yùn)行狀態(tài)右轉(zhuǎn)尾燈左轉(zhuǎn)尾燈s2s1 s0r1r2r3l1l2l30 0 0正常運(yùn)行燈滅燈滅0 0 1 左轉(zhuǎn)彎燈滅左側(cè)燈l1亮0 1 0右轉(zhuǎn)彎右側(cè)燈r1亮燈滅0 1 1剎車所有尾燈同時(shí)亮1 0 0特

18、別控件行車 右側(cè)燈r3和左側(cè)燈l3同時(shí)亮開關(guān)控制電路譯碼74138顯示驅(qū)動(dòng)電路r1r2r3 l1l2l3計(jì)數(shù)電路圖2.3 汽車尾燈控制電路設(shè)計(jì)總體框圖2.3.1 74ls138介紹74ls138 為3 線8 線譯碼器，共有 54/74s138和 54/74ls138 兩種線路結(jié)構(gòu)型式，其工作原理如下:當(dāng)一個(gè)選通端（g1）為高電平，另兩個(gè)選通端（/(g2a)和/(g2b)）為低電平時(shí)，可將地址端（a、b、c）的二進(jìn)制編碼在一個(gè)對(duì)應(yīng)的輸出端以低電平譯出。利用 g1、/(g2a)和/(g2b)可級(jí)聯(lián)擴(kuò)展成 24 線譯碼器；若外接一個(gè)反相器還可級(jí)聯(lián)擴(kuò)展成 32 線譯碼器。若將選通端中的一個(gè)作為數(shù)據(jù)輸入

19、端時(shí)，74ls138還可作數(shù)據(jù)分配器。74ls138芯片圖形如圖2.4所示。圖2.4 74 ls138芯片第3章 系統(tǒng)軟件設(shè)計(jì)與仿真本課題汽車尾燈設(shè)計(jì)實(shí)現(xiàn)的方法就是通過開關(guān)控制所設(shè)計(jì)的電路，從而來(lái)實(shí)現(xiàn)汽車尾燈不同的點(diǎn)亮方式。達(dá)到最終的目的。3.1本課題主程序設(shè)計(jì)3.1.1 功能分析根據(jù)狀態(tài)功能表2.1所介紹。當(dāng)汽車正常行駛時(shí)，汽車尾燈開關(guān)控制信號(hào)為s2=“0”、s1=“0”、s0=0，汽車所有尾燈滅。當(dāng)汽車左轉(zhuǎn)彎時(shí)，汽車尾燈開關(guān)控制信號(hào)為s2=“0”、s1=“0”、s0=1,汽車左側(cè)尾燈l1亮。當(dāng)汽車右轉(zhuǎn)彎時(shí)，汽車尾燈開關(guān)控制信號(hào)為s2=“0”、s1=“1”、s0=0,汽車右側(cè)尾燈r1亮。當(dāng)汽

20、車剎車時(shí)，汽車尾燈開關(guān)控制信號(hào)為s2=“0”、s1=“1”、s0=1,汽車所有尾燈同時(shí)亮。當(dāng)汽車在特殊控件控制情況下行駛時(shí)，汽車尾燈開關(guān)控制信號(hào)為s2=“1”、s1=“0”、s0=0,汽車左側(cè)尾燈l3和右側(cè)尾燈r3亮。3.1.2 數(shù)據(jù)入口 s2,s1,s0： 開關(guān)控制信號(hào)；3.1.3 數(shù)據(jù)出口 l1： 左側(cè)尾燈l1； l2： 左側(cè)尾燈l2; l3： 左側(cè)尾燈l3; r1： 右側(cè)尾燈r1; r2： 右側(cè)尾燈r2; r3： 右側(cè)尾燈r3；3.14 具體實(shí)現(xiàn)程序library ieee;use ieee.std_logic_1164.all;entity cl is port(s2,s1,s0: s

21、td_logic_vector(3 downto 0); l1,l2,l3,r1,r2,r3:out std_logic);end entity cl; architecture ctrl of cl is begin process(s2,s1,s0) begin if(s2=0 and s1=0 and s0=0)then l1=0;l2=0;l3=0; r1=0;r2=0;r3=0; elsif(s2=0 and s1=0 and s0=1)then l1=1;l2=0;l3=0; r1=0;r2=0;r3=0; elsif(s2=0 and s1=1 and s0=0)then l1=

22、0;l2=0;l3=0; r1=1;r2=0;r3=0; elsif(s2=0 and s1=1 and s0=1)then l1=1;l2=1;l3=1; r1=1;r2=1;r3=1; elsif(s2=1 and s1=0 and s0=0)then l1=0;l2=0;l3=1; r1=0;r2=0;r3） ,把選中的需要觀察的節(jié)點(diǎn)送到selected nodes&groups欄目中，如圖3.2所示。單擊ok按鈕，即可看見輸入、輸出信號(hào)出現(xiàn)在波形編輯窗口中。此時(shí)波形編輯窗口中，所有編輯的輸入節(jié)點(diǎn)的波形都默認(rèn)為邏輯低電平；輸出和隱埋節(jié)點(diǎn)波形都默認(rèn)為不定狀態(tài)。 圖3.2 列出并選擇需要觀察

23、的信號(hào)節(jié)點(diǎn) （4）設(shè)置波形參量。在為波形窗口的計(jì)數(shù)器的輸入信號(hào)設(shè)定相關(guān)的仿真參數(shù)，如圖3.4所示，在option菜單中消去網(wǎng)格對(duì)齊項(xiàng)snap to grid前面的“，以便能夠任意設(shè)置輸入電平位置，或設(shè)置輸入時(shí)鐘信號(hào)的周期。 圖3.3 在option菜單中取消snap to grid 的選擇3.4 系統(tǒng)設(shè)計(jì)電路仿真與波形分析根據(jù)設(shè)計(jì)要求，設(shè)計(jì)仿真電路如下：圖3.4是汽車左轉(zhuǎn)彎時(shí)的控制電路。 圖3.4 汽車左轉(zhuǎn)彎時(shí)的控制電路汽車左轉(zhuǎn)彎波形仿真結(jié)果如圖3.5所示：圖3.5汽車左轉(zhuǎn)彎波形仿真結(jié)果仿真波形分析：如圖3.5所示，當(dāng)汽車尾燈開關(guān)控制信號(hào)為s2=“0”、s1=“0”、s0=1時(shí),汽車左側(cè)尾燈l

24、1亮。汽車左轉(zhuǎn)彎、右轉(zhuǎn)彎的控制電路如圖3.6所示：圖3.6汽車左右轉(zhuǎn)彎時(shí)的控制電路汽車右轉(zhuǎn)彎仿真波形如圖3.7所示： 圖3.7 汽車右轉(zhuǎn)彎時(shí)的波形仿真右轉(zhuǎn)彎仿真波形分析：如圖3.7所示，當(dāng)汽車尾燈開關(guān)控制信號(hào)為s2=“0”、s1=“1”、s0=0時(shí),汽車右側(cè)尾燈r1亮。汽車左轉(zhuǎn)彎、右轉(zhuǎn)彎和剎車時(shí)的控制電路如圖3.8所示:圖3.8 汽車左右轉(zhuǎn)彎和剎車時(shí)的控制電路汽車剎車時(shí)的仿真波形如圖3.9所示：圖 3.9 汽車剎車時(shí)的仿真波形汽車剎車時(shí)的仿真波形分析：如圖3.9所示，當(dāng)汽車尾燈開關(guān)控制信號(hào)為s2=“0”、s1=“1”、s0=1時(shí),汽車所有尾燈同時(shí)亮。 汽車左轉(zhuǎn)彎、右轉(zhuǎn)彎、剎車和在特殊控件行駛下

25、的控制電路如圖3.10所示： 圖3.10汽車左轉(zhuǎn)彎、右轉(zhuǎn)彎、剎車和在特殊控件行駛下的控制電路汽車在特殊控件行駛時(shí)的波形仿真如圖3.11所示： 圖3.11 汽車在特殊控件行駛時(shí)的波形仿真汽車在特殊控件行駛時(shí)的波形仿真分析：如圖3.11所示，當(dāng)汽車尾燈開關(guān)控制信號(hào)為s2=“1”、s1=“0”、s0=0時(shí),汽車左側(cè)尾燈l3和右側(cè)尾燈r3亮。 為了精確測(cè)量計(jì)數(shù)器輸入輸出之間的延時(shí)，可以打開時(shí)序分析器。選擇max+plustiming analyzer項(xiàng)，彈出timing analyzer,如圖3.12所示。單擊timing analyze窗口中的start按鈕，延時(shí)信息即可顯示在圖表delay mat

26、rix中。其中左排的排列是輸入信號(hào)，上排列出輸出信號(hào)，中間是對(duì)應(yīng)的延時(shí)量，這個(gè)延時(shí)量是針對(duì)所選定的目標(biāo)器件的。 圖3.12 延時(shí)時(shí)序分析窗第4章 汽車尾燈電路的fpga實(shí)現(xiàn)4.1 gw48型eda實(shí)驗(yàn)系統(tǒng)的介紹gw48型eda實(shí)驗(yàn)開發(fā)系統(tǒng)廣泛應(yīng)用于數(shù)字電路課程設(shè)計(jì)的硬件驗(yàn)證。gw48型eda實(shí)驗(yàn)開發(fā)系統(tǒng)有以下特點(diǎn)：（1）該eda實(shí)驗(yàn)開發(fā)系統(tǒng)設(shè)有通用在系統(tǒng)編程下載asic器件，可對(duì)lattice、xilinx、altera、vantis、atmel和cypress世界六大pld商和各種isp編程下載方式或現(xiàn)場(chǎng)配置的fpga/cpld各系列器件進(jìn)行識(shí)別、實(shí)驗(yàn)或開發(fā)；主系統(tǒng)板與目標(biāo)芯片板采用接插式結(jié)

27、構(gòu)，動(dòng)態(tài)電路結(jié)構(gòu)自動(dòng)切換工作方式，可自動(dòng)切換12種實(shí)驗(yàn)電路結(jié)構(gòu)模式。圖4.1 gw48-ck型eda實(shí)驗(yàn)開發(fā)系統(tǒng)實(shí)物圖（2）gw48系列具備對(duì)不同芯核電壓（5v、3.3v、1.8v、1.5v）的fpga/cpld器件進(jìn)行實(shí)驗(yàn)、開發(fā)和編程下載。（3）該實(shí)驗(yàn)開發(fā)系統(tǒng)除具有豐富的實(shí)驗(yàn)資源外，還擴(kuò)展了a/d、d/a、vga視頻、ps/2接口、rs232通信、單片機(jī)獨(dú)立用戶系統(tǒng)編程下載接口、50mhz高頻時(shí)鐘源以及數(shù)字頻率計(jì)。在上面可完成大量基于fpga/cpld的各類電子設(shè)計(jì)和數(shù)字系統(tǒng)設(shè)計(jì)實(shí)驗(yàn)與開發(fā)項(xiàng)目，其中包括如移位寄存器、加法器、減法器、乘法器、除法器、序列檢測(cè)器、脈寬調(diào)制器、數(shù)控分頻器、數(shù)字頻率

28、合成器、數(shù)字濾波器、硬件樂曲演奏器、電子琴等數(shù)字系統(tǒng)設(shè)計(jì)項(xiàng)目。圖4.1為gw48-ck型eda實(shí)驗(yàn)開發(fā)系統(tǒng)實(shí)物圖。圖中“1”為電路結(jié)構(gòu)選擇按鈕，可以選擇不同的電路結(jié)構(gòu)進(jìn)行實(shí)驗(yàn)。這種“電路重構(gòu)軟配置”設(shè)計(jì)方案的好處有很多，比如可以適應(yīng)更多的實(shí)驗(yàn)與開發(fā)項(xiàng)目、適應(yīng)更多的pld公司的器件、適應(yīng)更多的不同封裝的fpga和cpld器件等?！?”為并口下載口，使用byteblaster下載電纜，一般flex、max等器件進(jìn)行在系統(tǒng)編程時(shí)常用這個(gè)連接。“3”為電源接口，提供使該系統(tǒng)能正常工作所需要的電能?！?”為發(fā)光二極管和數(shù)碼管，用來(lái)顯示實(shí)驗(yàn)結(jié)果。“5”為實(shí)驗(yàn)信號(hào)控制鍵，在不同的電路結(jié)構(gòu)模式下與主系統(tǒng)的連接

29、方式不同，可產(chǎn)生單脈沖、高低電平、16進(jìn)制信號(hào)、琴鍵式信號(hào)等。“6”時(shí)鐘頻率選擇模塊，通過短路帽的不同接插方式，使目標(biāo)芯片獲得不同的時(shí)鐘頻率信號(hào)。“7”為目標(biāo)芯片。本系統(tǒng)板上使用的是flex10k系列的epf10k10lc84芯片，結(jié)構(gòu)如本章最后的圖4.7所示。flex是flexible logic element matrix的英文縮寫，全稱是“靈活的邏輯單元矩陣”。包括flex10k、flex10ka、flex10kb、flex10ke、flex8000、flex6000系列器件，它們都采用同樣的內(nèi)部設(shè)計(jì)結(jié)構(gòu)。4.2電路的布局布線打開max+plus ii ，進(jìn)入汽車尾燈電路設(shè)計(jì)工程，選中

30、菜單欄的“assign”中的“device”進(jìn)行目標(biāo)芯片的選擇。如圖4.2所示。 圖4.2 選擇目標(biāo)芯片然后選中菜單欄的“assign”中的“pin/location/chip”進(jìn)行目標(biāo)芯片引腳的配置。如圖4.3所示。 圖4.3 目標(biāo)芯片引腳的配置4.3電路的下載與測(cè)試當(dāng)所有前期工作都做好后，就可以向芯片中下載程序并進(jìn)行硬件實(shí)際校驗(yàn)了。使用max+plus ii的“compiler”模塊對(duì)汽車尾燈電路的verilog程序進(jìn)行編譯。編譯完成后就可以進(jìn)入下載階段了。選擇“programmer” 模塊，然后選中菜單欄的“options”中的“hardware setup”進(jìn)行下載方式及下載端口的設(shè)置

31、?！癶ardware type”選“byteblaster(mv)”方式。如圖4.4所示。然后就可以點(diǎn)擊圖中的“configure”可以進(jìn)行下載了。圖4.4 下載方式的選擇下載完成后，就可以進(jìn)行汽車尾燈電路的測(cè)試了。首先是汽車左轉(zhuǎn)時(shí)尾燈狀態(tài)的測(cè)試。測(cè)試結(jié)果如圖4.5所示。當(dāng)鍵一按下去，即左轉(zhuǎn)按鈕按下時(shí)，左邊的的l1燈閃亮。 圖4.5 汽車左轉(zhuǎn)時(shí)尾燈狀態(tài)的測(cè)試結(jié)果然后是汽車右轉(zhuǎn)時(shí)尾燈狀態(tài)的測(cè)試。測(cè)試結(jié)果如圖4.6所示。當(dāng)鍵二按下去，即右轉(zhuǎn)按鈕按下時(shí)，右邊r1燈開始閃亮。圖4.6汽車右轉(zhuǎn)時(shí)尾燈狀態(tài)的測(cè)試結(jié)果當(dāng)汽車正常行駛時(shí)，所有尾燈全滅圖4.7 epf10k10lc84芯片結(jié)構(gòu)示意圖表4.1信號(hào)名

32、對(duì)照表輸入信號(hào)按鍵信號(hào)腳引腳號(hào)s2鍵1pio05s1鍵2pio16s0鍵3pio27表4.2 尾燈和引腳對(duì)照表輸出燈信號(hào)腳引腳號(hào)l1d1pio121l2d2pio222l3d3pio323r1d4pio61r2d5pio72r3d6pio834.3.1硬件測(cè)試具體結(jié)果（1）按亮鍵3，d1燈閃亮，表示車輛左轉(zhuǎn)。（2）按亮鍵2，d4燈閃亮，表示車輛右轉(zhuǎn)。（3）按亮鍵2、鍵3，所有尾燈都亮，表示車輛剎車。(4 ) 按亮鍵1，d3和d6燈長(zhǎng)亮，表示車輛在特殊控件控制下行駛。綜上，硬件測(cè)試結(jié)果滿足方案中的功能要求。結(jié) 論eda技術(shù)已經(jīng)成為電子設(shè)計(jì)的重要工具，并且應(yīng)用于電子設(shè)計(jì)的各個(gè)方面。verilog

33、hdl作為一種順應(yīng)eda發(fā)展潮流的設(shè)計(jì)方法，得到了迅速的發(fā)展。使用verilog hdl可以用于復(fù)雜數(shù)字邏輯電路和系統(tǒng)的總體仿真、子系統(tǒng)仿真和具體電路綜合等各個(gè)設(shè)計(jì)階段。隨著個(gè)人電腦平臺(tái)上的eda工具的發(fā)展，個(gè)人電腦平臺(tái)上的verilog hdl仿真綜合性能已相當(dāng)優(yōu)越，這就為大規(guī)模普及這種新技術(shù)鋪平了道路。本文重點(diǎn)探討了以下一些方面：(1) 介紹了本課題的發(fā)展背景及對(duì)eda的發(fā)展、verilog hdl的一些特點(diǎn)和fpga在eda中的應(yīng)用做了詳細(xì)的介紹。(2) 詳細(xì)的講解了汽車尾燈電路的設(shè)計(jì)思路和步驟，并且給出了功能仿真的結(jié)果，同時(shí)也給出了設(shè)計(jì)的源程序。(3) 介紹了gw48型eda實(shí)驗(yàn)開發(fā)系

34、統(tǒng)，以及基于flex10k10lc84芯片使用該系統(tǒng)進(jìn)行電路實(shí)際校驗(yàn)的步驟與方法。由于學(xué)習(xí)時(shí)間短，對(duì)eda的研究以及使用verilog hdl進(jìn)行電子設(shè)計(jì)的方法并不是鉆研的很透徹，但是通過一段時(shí)間的學(xué)習(xí)，已經(jīng)基本掌握了使用verilog hdl進(jìn)行電子設(shè)計(jì)的步驟，為以后繼續(xù)研究eda技術(shù)打下了基礎(chǔ)。參考文獻(xiàn)1 汪金愛，劉達(dá). eda技術(shù)與fpga應(yīng)用a. 今日電子，2004：76.2 朱彩蓮，楊洋. eda技術(shù)的發(fā)展與應(yīng)用r. 萍鄉(xiāng)：萍鄉(xiāng)高等?？茖W(xué)校學(xué)報(bào)，2004:4.3 孫鵬，陳景. 數(shù)字電子技術(shù)基礎(chǔ)與設(shè)計(jì)m .大連：大連理工大學(xué)出版社，2004：45.4 王長(zhǎng)宏，陳朝陽(yáng)，鄒雪城，應(yīng)建華. verilog hdl設(shè)計(jì)實(shí)例及其仿真與綜合r. 電子工程師，2001：1920.5 趙立民，于海雁，胡慶，龐杰. 可編程邏輯器件與數(shù)字系統(tǒng)設(shè)計(jì)m. 北京：機(jī)械工業(yè)出版社，