74LS161電子時鐘設計

1、實用標準摘要此次電子時鐘的設計，是以同步加法計數器 74LS161 為基礎的時序邏輯 電路設計， 其有較強的實際應用性。 74LS161 可以靈活的應用于各種數字電路 的設計，實現(xiàn)各種功能。在本設計中，我使用 74LS161 的各種級聯(lián)方式實現(xiàn) 了多級多進制的計數并分級連接數碼管，實現(xiàn)了電子時鐘的功能。關鍵詞：數字時鐘；計數器；級聯(lián)； 74LS161 。文檔實用標準目錄第 1 章 設計任務 21.1 內容及要求 21.2 用途 2第 2 章 設計方案 22.1 設計思路 22.2 設計方案及其論證 32.3 元器件的選擇 4第 3 章 電路設計 73.1 輸入 73.2 計數器 73.3 顯示

2、輸出結果 93.4 整體電路 9第 4 章 整體電路的仿真測試及性能 104.1 電路的安裝調試（仿真） 114.2 性能指標測量及記錄 .11總結 . 14參考文獻15文檔實用標準第 1 章 設計任務1.1 內容及要求電子時鐘設計：設計一個具有時、分、秒的十進制數字顯示的計數器。用MULTISIM 軟件實現(xiàn)，并用 proteus 畫出 PCB 板。1.2 用途：此設計可以應用于各種計時器，通過調節(jié)脈沖，可以構成秒表，電子時鐘以及各種顯示方案的計時 / 計數設備。第 2 章 設計方案整體思路：本題目的要求是做一個能顯示時、 分、秒的計數器， 那么這個電路就用該包含 3 部分:第一部分提供周期的

3、脈沖信號；第二部分是以第一部分為輸入源的組文檔實用標準合計數器；第三部分是顯示部分，把第二部分計數的結果按照一定的方式顯示。2.1 設計思路2.1.1 信號源信號源要求是有周期的脈沖輸入才能夠進行計數， 應選擇方波輸入的脈沖信 號。2.1.2. 計數器計數器應該分為 3 部分，分別記錄時、分、秒。2.1.3 計秒位一分鐘有 60 秒，故秒位應該用 60 進制的計數器。記秒位要顯示 2 位數， 并且沒有集成的 60 進制計數器， 所以級聯(lián)的計數器應該可以實現(xiàn)兩位輸出。 每 計 60 秒秒位將會向分位進一并且本位清零。2.1.4 計分位一小時有 60 分鐘，故分位也應該用 60 進制的計數器。和記

4、秒位一樣，記 分位同樣要顯示 2 位數，且沒有集成 60 進制計數器，所以級聯(lián)的計數器應該 可以實現(xiàn)兩位輸出。每計 60 分分位將會向小時位進一并且本位清零。2.1.5 計小時位一天有 24 小時（這里設計的是 24 小時制計數器），故秒位應該用 24 進 制的計數器。記小時位要顯示 2 位數，并且沒有集成的 24 進制計數器，所以 級聯(lián)的計數器應該可以實現(xiàn)兩位輸出。每計滿 24 小時本位將會進行一次清零。2.1.6 顯示輸出小時、分鐘、秒這 3 位每位都需要輸出兩位數，故總共會有 6 位數輸出。 將輸出顯示要使用顯示譯碼器 / 數碼管連接到每一個計數器的輸出端。2.1.7 進位和清零進位和清

5、零應該是同步的， 即當秒位計滿 60 秒的瞬間， 應該同時發(fā)出一個 進位脈沖給下一級計數器和一個本位的清零脈沖進行清零。 故可以用邏輯門在兩 級計數器之間進行連接以實現(xiàn)功能。文檔實用標準2.2 設計方案及其論證按照整體思路，設計方案如下：使用同步加法計數器 74LS161 構成 60 進制加法計數器作為第一級（秒） 計數器。在秒的個位計數到 10 的瞬間，向本位發(fā)送一個清零信號，并同時向十 位發(fā)送一個進位脈沖。秒的十位加法計數器在計數到 6 的瞬間，向本位發(fā)送一 個清零信號， 并同時向分位的個位發(fā)送一個進位脈沖。 這樣就構成了一個級聯(lián)而 形成的 60 進制帶進位與清零的加法計數器。按照同樣的方

6、法，可以構成分位的計數器。小時位和分位、秒位不同，它是以 10 進制來顯示 24 進制數，所以清零與 計數的方式要有所改變。小時位有兩個清零信號：在小時的個位計數到 10 的瞬間，向本位發(fā)送一個清零信號， 并同時向十 位發(fā)送一個進位脈沖。在小時的十位計數到 2 并且個位計數到 4 的瞬間，向個位和十位同時發(fā) 送一個清零信號。2.3 元器件的選擇2.3.1.電壓源考慮到 74LS161 的工作電壓，仿真電路選用 5V 的電壓源 VCC。2.3.2. 脈沖信號2.3.3. 計數器文檔實用標準本次設計采用同步加法計數器 74LS161 。74LS161 為可預置的 4 位二進制同步計數器 ,它可以靈

7、活的運用在各種 數字電路，以及單片機系統(tǒng)種實現(xiàn)分頻器等很多重要的功能其管腳圖如下：圖 2.2 74LS16174LS161 的清除端是異步的。當清除端 CLEAR 為低電平時，不管時鐘 端 CLOCK 狀態(tài)如何，即可完成清除功能。74LS161 的預置是同步的。當置入控制器 LOAD 為低電平時，在 CLOCK 上升沿作用下，輸出端 QA QD 與數據輸入端 AD 相一致。74LS161 的計數是同步的，靠 CLOCK 同時加在四個觸發(fā)器上而實現(xiàn)的。 當ENP、ENT 均為高電平時，在CLOCK 上升沿作用下 QAQD 同時變化， 從而消除了異步計數器中出現(xiàn)的計數尖峰。在 CLOCK 出現(xiàn)前，

8、即使 ENP、 ENT、 CLEAR 發(fā)生變化，電路的功能也不受影響。74LS161 有超前進位功能。當計數溢出時，進位輸出端（ RCO）輸出一 個高電平脈沖，其寬度為 QA 的高電平部分。74LS161 在不外加門電路的情況下，可級聯(lián)成 N 位同步計數器。文檔實用標準圖 2.3 74LS161 功能表2.3.4. 譯碼器顯示計數結果需要用到顯示譯碼器 DCD _HEX圖 2.4 兩個正在工作的顯示譯碼器 DCD_HEX2.3.5 邏輯門本設計需要用到非門（ 7405N ）和與非門（ 7400N ）圖 2.5 非門（ 7405N ）和與非門（ 7400N ）文檔實用標準第 3 部分 電路設計3

9、.1 輸入A-D置位端接地（置零），ENT 和ENP 以及CLR接VCC（置1），CLK接時鐘輸入的負極（因為是低電平有效）按照圖示方法接線圖 3.1 輸入端的連接3.2 計數器初始方案：本次試驗設計要設計 60 和 24 進制加法計數器，其大于一個 74LS161 的 計數范圍需要進行級聯(lián)。借助 Cr 對計數器清零，可以實現(xiàn) 60 進制的計數。當 且僅當秒的個位計數到 10 的瞬間，即輸出為 1010 時，向本位發(fā)送一個清零 信號，并同時向十位發(fā)送一個進位脈沖。改進方案：由于 74LS161 直接清零方式為異步清零，這種清零方式會導致清零的不 可靠。在使用這種方案的時候， 必須要把脈沖調整到

10、一個較低的周期， 才會產生 有效地清零和進位信號。 故需要對清零進行一定的改進， 使不可靠清零變成可靠 清零。 74LS161 的預置是同步的，所以我利用預置端的 ABCD 四個端口來實 現(xiàn)清零。把 A-D 接地（低電平）后，當置入控制器 LOAD 為低電平時，在 CLOCK 上升沿作用下，輸出端 QAQD 會與數據輸入端 AD 相一致。通 過采用預置的方式，可以確保清零的穩(wěn)定。再次改進：文檔實用標準在改進之后， 仍存在一些問題。 為了使清零和進位同步進行， 我把清零的輸 出端引出一根線，加上非門引入下一級計數器的輸入端（因為 CLK 輸入端是高 電平有效，而預置、清零是低電平有效） 。按照這

11、種方法，可以實現(xiàn)多重清零方 式，從而可以實現(xiàn) 24 進制用 10 進制顯示的計數方式，并且清零和進位的可靠 性與同步性得到了極大地提高。連接如圖所示，其中 A 端是連接下一級脈沖信號的輸入端； B 端是用于清 零的低電平信號， 連接到置位端，當計數器輸出為 10（1010B ）時會通過與非圖 3.2 單級計數器按照每位的進位 / 清零要求，把留個計數器進行級聯(lián)：圖 3.3 計數器的級聯(lián)3.3 顯示輸出結果文檔實用標準每一級計數器的 QAQD 為計數結果輸出端，使用顯示譯碼器 DCD _HEX連接其輸出端， 可以顯示當位的計數狀態(tài)。 使 QAQD 分別連接 D0-D3 即可顯示。圖 3.4 譯碼

12、器連接3.4 整體電路文檔實用標準圖 3.5 整體電路連接第 4 部分 整體電路圖的仿真測試及性能檢測4.1 電路的安裝調試（仿真）電路連接如圖 4.5 所示，運行電路，開始測試4.2 性能指標測量及記錄4.2.1 秒位的計數測量圖 4.1 9 秒狀態(tài)圖 4.2 10 秒的狀態(tài)文檔實用標準4.2.2 秒位向分位進位和清零圖 4.3 59 秒狀態(tài)圖 4.4 1 分鐘（ 60 秒）狀態(tài)4.2.3 分位的計數測量文檔圖 4.5 9 分狀態(tài)實用標準圖 4.6 10 分狀態(tài)4.2.4 分位向小時位進位和清零圖 4.7 59 分鐘狀態(tài)圖 4.8 60 分鐘（一小時）狀態(tài)4.2.5 小時位的計數文檔實用標準

13、圖 4.9 9 小時狀態(tài)4.2.6 小時位的清零圖 4.11 23 小時 59 分 59 秒狀態(tài)圖 4.12 24 小時整（ 0 時）狀態(tài)文檔實用標準總結此次為期將近二周的課程設計到此告一段落， 在此次課程設計中， 我有很多 感觸。課程設計是我們專業(yè)課知識綜合運用的實踐訓練， 是對專業(yè)知識的總結與 考察，是從事將來的工作前的一個不可或缺的過程。剛拿到設計題目時， 我還是比較迷茫的， 感覺無從下手。 所以我并沒有急于 下手，而是花了一天的時間去分析題目， 設計出其大致運行原理， 并進行一定的 論證和改進。在方案確定之后，我再去查閱資料，選定芯片，通過所選芯片的參 數和功能來重新改進設計方案。至此，我的思路已經非常清晰。所以在第二天， 我在電腦上只用了一個小時就完成并進一步改進了我的設計，并且完成了驗證。在本次課程設計中，我發(fā)現(xiàn)了很多問題，雖然上學期也做過這樣的課程設計， 但是這次設計讓我有了很大的長進。 通過這次設計， 我把理論和實際緊密的聯(lián)系 在了一起， 感覺學習的深度在課本的基礎上更深入了一層。 有些事情， 只有我們 真正去做了，才能真正的掌握它， 理解的更加深刻。 光學理論知識是遠遠不夠的?？偟膩碚f，此次課程設計雖有挫折，但還是