quartus83編碼器

1、貴州大學(xué)實驗報告學(xué)院： 專業(yè)： 班級：姓名學(xué)號實驗組實驗時間指導(dǎo)教師成績實驗項目名稱8-3 編碼器實驗 目 的1、學(xué)習(xí)編碼器的功能與定義，學(xué)習(xí) Verilog 或 VHDL語言2、熟悉利用 quartusII 開發(fā)數(shù)字電路的基本流程和 quarterII 軟件的相關(guān)操作3、學(xué)會使用 vector wave 波形仿真實驗 儀 器軟件： Altera QuartusII9.0集成開發(fā)環(huán)境實驗 原 理8-3 編碼器原理 :8-3 編碼器的邏輯功能就是把輸入的每一個高低電平信號編成一個對應(yīng)的二進(jìn)制代碼。 8-3 編碼器有 8 個 輸入 A0A7，3個輸出 Y0Y2。其中任何時刻輸入只能有一個取值為1，

2、并且有一組對應(yīng)的 2 進(jìn)制碼輸出。實驗 內(nèi) 容/代碼加注釋module encoder8_3(sw,led);/ 聲明了一個模塊 input7:0sw;/ 定義輸入信號 wire7:0sw;/ 定義內(nèi)部節(jié)點信號 output2:0led;/ 定義輸出信號 reg2:0led;/ 定義 3 位寄存器變量 always (sw)/ 通過循環(huán)判定 sw 的值與下面的各分支是否相同 begin/順序語言塊開始case(sw)/下面對 8-3 編碼器的邏輯功能進(jìn)行描述8b0000_0001:led=3b000;/8b0000_0010:led=3b001;/ 8b0000_0100:led=3b010;

3、/ 8b0000_1000:led=3b011; 8b0001_0000:led=3b100; 8b0010_0000:led=3b101; 8b0100_0000:led=3b110; 8b1000_0000:led=3b111; default:led=3b000;/ endcase/ end/順序語言塊結(jié)束 endmodule/ 模塊結(jié)尾 / 圖和說明實驗 數(shù) 據(jù)從圖中看出， 8-3編碼器在 8 個輸入信號輸入時會將得到的信號編成一個對應(yīng)的 2 進(jìn)制代碼并輸出。 當(dāng)輸入信號為 00000001 時，輸出信號為 000；輸入信號為 00000010 時，輸出信號為 001；輸入信號為 00000100 時，輸出信號為 010；輸入信號為 00001000 時，輸出信號為 011；輸入信號為 00010000 時，輸 出信號為 100；輸入信號為 00100000 時，輸出信號為 101；輸入信號為 01000000 時，輸出信號為 110；輸 入信號為 10000000 時，輸出信號為 111，由此實現(xiàn)了 8-3 編碼器的功能。實驗 總 結(jié)1、從這次實驗中學(xué)會了 QuartusII 的使用方法。2、學(xué)會使用 vector wave 波形仿真。3、學(xué)會了在做新的實驗時需要關(guān)閉前一個建立的工程。4、代碼的大小寫不能隨意更改，如果發(fā)生變化