直接數(shù)字式頻率合成器DDS

1、直接數(shù)字式頻率合成器DDS2010-04-25 18:06 直接數(shù)字頻率合成技術(shù)（Direct DigitalFrequencySynthesis，即DDFS，一般簡(jiǎn)稱DDS）是從相位概念出發(fā)直接合成所需波形的一種新的頻率合成技術(shù)。 DDS的工作原理是以數(shù)控振蕩器的方式，產(chǎn)生頻率、相位可控制的正弦波（SineWave）。電路一般包括基準(zhǔn)時(shí)鐘、頻率累加器、相位累加器、幅度相位轉(zhuǎn)換電路、DA轉(zhuǎn)換器和低通濾波器（LPF）。其中，頻率累加器對(duì)輸入信號(hào)進(jìn)行累加運(yùn)算，產(chǎn)生頻率控制數(shù)據(jù)（Frequency Data或相位步進(jìn)量PhaseIncrement）。相位累加器由N位全加器和N位累加寄存器級(jí)聯(lián)而成，對(duì)

2、代表頻率的二進(jìn)制碼進(jìn)行累加運(yùn)算，是典型的反饋電路，產(chǎn)生累加結(jié)果Y。幅度相位轉(zhuǎn)換電路實(shí)質(zhì)是一個(gè)波形存儲(chǔ)器（WaveformMemory），以供查表使用。讀出的數(shù)據(jù)送入DA轉(zhuǎn)換器和低通濾波器。具體工作過(guò)程如下：每來(lái)一個(gè)時(shí)鐘脈沖Fclk，N位加法器將頻率控制數(shù)據(jù)X與累加寄存器輸出的累加相位數(shù)據(jù)相加，把相加后的結(jié)果Y送至累加寄存器的輸入端。累加寄存器一方面將在上一時(shí)鐘周期作用后所產(chǎn)生的新的相位數(shù)據(jù)反饋到加法器的輸入端，以使加法器在下一時(shí)鐘的作用下繼續(xù)與頻率控制數(shù)據(jù)X相加；另一方面，將這個(gè)值作為取樣地址值送入幅度相位轉(zhuǎn)換電路（即波形存儲(chǔ)器），幅度相位轉(zhuǎn)換電路根據(jù)這個(gè)地址值輸出相應(yīng)的波形數(shù)據(jù)。最后，經(jīng)數(shù)模

3、轉(zhuǎn)換（DAConverter）和低通濾波器（LowPass Filter）將波形數(shù)據(jù)轉(zhuǎn)換成所需要的模擬波形。相位累加器在基準(zhǔn)時(shí)鐘的作用下，進(jìn)行線性相位累加，當(dāng)相位累加器累加滿量時(shí)就會(huì)產(chǎn)生一次溢出，這樣就完成了一個(gè)周期，這個(gè)周期也就是DDS合成信號(hào)的一個(gè)頻率周期。DDS輸出信號(hào)的頻率由式（1）給定：Fout（XY）Fclk（1）例如，我們假定基準(zhǔn)時(shí)鐘為70 MHz，累加器為16位，則：Y21665，536Fclk70MHz再假定X4096，則：Fout409665536704375MHz可見(jiàn)，理論上通過(guò)設(shè)定DDS相位累加器位數(shù)頻率控制字X和基準(zhǔn)時(shí)鐘Fclk的值，就可以產(chǎn)生任一頻率的輸出。而DDS

4、的頻率分辨率定義為：FresFclkY（2）由于基準(zhǔn)時(shí)鐘一般固定，因此相位累加器的位數(shù)就決定了頻率分辨率。比如上面的例子中，相位累加器為16位，那么頻率分辨率就可以認(rèn)為是16位。位數(shù)越多，分辨率越高。 DDS系統(tǒng)一個(gè)顯著的特點(diǎn)就是在數(shù)字處理器的控制下能夠精確而快速地處理頻率和相位。除此之外，DDS的固有特性還包括：相當(dāng)好的頻率和相位分辨率（頻率的可控范圍達(dá)Hz級(jí)，相位控制小于0.09）,能夠進(jìn)行快速的信號(hào)變換（輸出DAC的轉(zhuǎn)換速率300百萬(wàn)次/秒）。這些特性使DDS在軍事雷達(dá)和通信系統(tǒng)中應(yīng)用日益廣泛。直接數(shù)字頻率合成（DDS）是近年來(lái)發(fā)展非常迅速的一種新型頻率合成技術(shù)，它具有頻率分辨率高、相位

5、噪聲低、頻率轉(zhuǎn)換時(shí)間短等特點(diǎn)。首先簡(jiǎn)要介紹DDS的工作原理及其性能，然后主要闡述如何利用AD9851芯片設(shè)計(jì)一個(gè)高精度直接數(shù)字式合成頻率源。 關(guān)鍵詞：直接數(shù)字式頻率合成；AD9851；頻率分辨率；相位噪聲隨著現(xiàn)代電子技術(shù)的發(fā)展，在通信、雷達(dá)、宇航、儀表、電視廣播、遙控遙測(cè)和電子測(cè)量?jī)x器等應(yīng)用領(lǐng)域，穩(wěn)定度的晶體振蕩器，其輸出信號(hào)作為DDS合成頻率的基準(zhǔn)頻率，同時(shí)保證DDS中各部件同步工作，頻率控制字FCW來(lái)自計(jì)算機(jī)系統(tǒng)，它用來(lái)控制相位累加器的累加次數(shù)，從而改變輸出頻率fo的高低。DDS的工作實(shí)質(zhì)是以參考頻率源對(duì)相位進(jìn)行等可控間隔的采樣。 由于：f22t，其中為一個(gè)采樣間隔t之間的相位增量，采樣周

6、期t1fr，即：ffr（2），控制，就可以控制不同的頻率輸出。由頻率控制字FCW控制：FCW22N（N為相位累加器的字長(zhǎng)），改變FCW可得到不同的頻率輸出fo： DDS中輸出濾波器采用LPF。由于DDS合成信號(hào)是正弦波時(shí)，DA輸出的信號(hào)中有許多不需要的寄生譜分量，只有基波分量才是所需要的，因此在DA之后需跟一個(gè)低通濾波器。Nyquist準(zhǔn)則允許輸出頻率最高為fr2，即FCW2N1，但實(shí)際中受LPF的限制，一般： DDS的主要優(yōu)點(diǎn)是頻率分辨率高，由式（2）可知，它的頻率分辨率（即精度）由相位累加器的位數(shù)N決定；由式（3）可以看出，DDS的工作頻帶較寬，可合成從直流到04fr的頻率信號(hào)；同時(shí)它的輸

7、出相位連續(xù)，頻率穩(wěn)定度高。2一種高精度直接數(shù)字式頻率合成器的設(shè)計(jì) AD9851芯片是AD公司采用先進(jìn)CMOS技術(shù)生產(chǎn)的最高時(shí)鐘為180MHz、高集成度直接數(shù)字式頻率合成器件。它由一個(gè)高速DDS，一個(gè)高速、高性能DAC以及比較器等構(gòu)成一個(gè)完全數(shù)字控制可編程頻率合成器，其時(shí)鐘輸入端內(nèi)置一個(gè)6倍頻乘法器，并且具有時(shí)鐘產(chǎn)生功能。AD9851的原理框圖如圖2所示，可將其用作一個(gè)高精度可編程的數(shù)字頻率合成器和時(shí)鐘生成器。當(dāng)參考時(shí)鐘源的頻率精度很高時(shí)，其輸出數(shù)字化的模擬正弦波的頻率和相位都很穩(wěn)定，生成的正弦波經(jīng)濾波后可直接用作頻率源，也可通過(guò)內(nèi)部的比較器轉(zhuǎn)換成方波作時(shí)鐘源。 AD9851的參考時(shí)鐘輸入可采用

8、溫補(bǔ)石英晶體振蕩器提供，編程啟用AD9851內(nèi)含的6倍頻率乘法器。其所需控制字、頻率控制字FCW以及相位控制字等數(shù)據(jù)由PC機(jī)通過(guò)PCI（PeripheralComponentInterconnect，即外圍部件互連）總線以并行或串行異步方式提供，在PCI總線與AD9851之間利用PCI專用芯片組或PLD進(jìn)行輸入數(shù)據(jù)緩沖，AD9851的輸出需經(jīng)LPF濾波器濾波。系統(tǒng)總體原理框圖如圖3所示。 AD9851共包含40位控制碼（D39D0），其作用是：（1）D39、D38用來(lái)控制AD9851數(shù)據(jù)輸入的模式。AD9851的數(shù)據(jù)輸入模式分為兩種：并行輸入模式和串行輸入模式。在并行輸入模式下，模式控制碼為“

9、00”，由數(shù)據(jù)輸入端D0D7每次8bits分?jǐn)?shù)次輸入頻率控制字。在串行輸入模式下，模式控制碼為“11”。由數(shù)據(jù)輸入端D7每次1bit依次輸入頻率控制字。（2）D37用來(lái)調(diào)節(jié)AD9851輸出的功率。（3）D36D32相位調(diào)制碼，用來(lái)控制AD9851的相位調(diào)制量。（4）D31D0，用來(lái)控制AD9851輸出的頻率。這32位頻率控制碼是由輸入的頻率值轉(zhuǎn)換過(guò)來(lái)的。具體轉(zhuǎn)換關(guān)系為PHASEfo（REFCLK232）。 AD9851中的DDS內(nèi)核所需輸入控制字由PC機(jī)提供。在進(jìn)行頻率控制時(shí)，首先送入相位調(diào)制碼、功率調(diào)節(jié)碼和輸入模式控制碼，然后送入32bits頻率控制碼。本系統(tǒng)中以軟件方式設(shè)置AD9851工作

10、在并行數(shù)據(jù)輸入模式。系統(tǒng)啟動(dòng)后，用戶從鍵盤輸入所需信號(hào)的頻率值、初始相位值以及置AD9851的工作模式的控制字，計(jì)算機(jī)將頻率值根據(jù)公式fo（REFCLK232）轉(zhuǎn)換為頻率相位控制字，將初始相位值按照公式PhasePhasein1125轉(zhuǎn)換為相位調(diào)制字，準(zhǔn)備送往AD9851頻率控制輸出板。在傳輸數(shù)據(jù)之前，計(jì)算機(jī)先向系統(tǒng)端口產(chǎn)生一個(gè)RESET上升沿信號(hào)，并延時(shí)7ns，使系統(tǒng)復(fù)位，再依次傳輸一個(gè)8bits的相位調(diào)制和置AD9851工作模式碼以及32bits的頻率控制碼。每傳輸一次8bits的控制碼后，需由軟件產(chǎn)生一個(gè)有效的WCLK上升沿信號(hào)，將控制碼送入AD9851輸入數(shù)據(jù)寄存器中，重復(fù)五次后即可將

11、40bits的控制碼全部加載到AD9851內(nèi)部的數(shù)據(jù)寄存器中，最后產(chǎn)生一個(gè)有效的FQUD上升沿信號(hào)，將40bits的控制碼全部加載到AD9851中的DDS頻率合成單元中，經(jīng)過(guò)13到18個(gè)時(shí)鐘周期后，就可以獲得所需要的頻率輸出信號(hào)。 主程序流程圖如圖4所示，包括：系統(tǒng)初始化，由用戶輸入所需的頻率值，判斷輸入的頻率值是否超出系統(tǒng)所限制的范圍，由計(jì)算機(jī)完成輸入頻率值到AD9851所需頻率相位控制碼的轉(zhuǎn)換，通過(guò)PCI擴(kuò)展口將頻率控制字送入AD9851數(shù)據(jù)寄存器，等待用戶第二次輸入新的頻率值或結(jié)束任務(wù)。其驅(qū)動(dòng)程序采用可視化編程工具VisualC60編寫。3結(jié)論與展望 該系統(tǒng)中采用AD9851作為DDS核

12、心，其頻率控制字N32bits，當(dāng)系統(tǒng)輸入時(shí)鐘頻率fr為180MHz時(shí)，其輸出頻率分辨率fres1801062320042Hz，最高輸出頻率fo40180MHz72MHz；AD9851還提供5bits的可編程相位調(diào)制字，其輸出相位可以1125的增益改變。以AD9851芯片為核心構(gòu)成的DDS頻率源板卡實(shí)際輸出頻率范圍從直流到70MHz，頻率分辨率達(dá)004Hz，頻譜純度較高，頻率轉(zhuǎn)換速度快，相位連續(xù)，頻率、相位調(diào)制方便，且在70MHz輸出時(shí)SFDR43dB。對(duì)該頻率源在不同情況下用HP8567型頻譜儀進(jìn)行了測(cè)試，得到了幾種典型情況下的頻譜圖，其中在SYSCLK180MHz，啟用6倍頻器，Vs5V時(shí)

13、，701MHz基頻輸出信號(hào)時(shí)的寬帶（DC72MHz）輸出SFDR以及701MHz基頻輸出信號(hào)時(shí)的窄帶（70101MHz）輸出SFDR分別如圖5（a）、（b）所示，結(jié)果基本達(dá)到了理論上給定的AD9851性能指標(biāo)。 目前已集成化的DDS芯片主要有CMOS型、TTL型、ECL型、GaAs型等，其中CMOS型因其具有一系列優(yōu)點(diǎn)而得到廣泛應(yīng)用，主要是AD公司和Qualcomm公司生產(chǎn)的CMOS型DDS芯片系列。隨著DDS理論的不斷完善和集成工藝技術(shù)水平的提高，DDS正向高時(shí)鐘頻率、高分辨率、極短頻率捷變時(shí)間、低相位噪聲、低雜散、集DAC于一體并同時(shí)具有多種調(diào)制功能的方向發(fā)展。 采用AD公司生產(chǎn)的一種典型的CMOS型DDS芯片AD9851研制的頻率源被制成PCI板卡嵌入到PC機(jī)中，作為一種虛擬儀器使用，能夠?yàn)楦鞣N通信系統(tǒng)提供高準(zhǔn)確度和高穩(wěn)定度的070MHz可調(diào)頻率