硬件工程師面試試題

1、硬件工程師面試試題 模擬電路 1基爾霍夫定理的內(nèi)容是什么？（仕蘭微電子） 2、平板電容公式（C= S/4 n kd）。（未知） 3、最基本的如三極管曲線特性。（未知） 4、描述反饋電路的概念，列舉他們的應(yīng)用。（仕蘭微電子） 5、 負(fù)反饋種類（電壓并聯(lián)反饋，電流串聯(lián)反饋，電壓串聯(lián)反饋和電流并聯(lián)反饋）；負(fù)反饋 的優(yōu)點(diǎn)（降低放大器的增益靈敏度，改變輸入電阻和輸出電阻，改善放大器的線性和非線 性失真，有效地擴(kuò)展放大器的通頻帶，自動調(diào)節(jié)作用）（未知） 6、放大電路的頻率補(bǔ)償?shù)哪康氖鞘裁?，有哪些方法？（仕蘭微電子） 7、頻率響應(yīng)，如：怎么才算是穩(wěn)定的，如何改變頻響曲線的幾個方法。（未知） 8、給出一個查分

2、運(yùn)放，如何相位補(bǔ)償，并畫補(bǔ)償后的波特圖。（凹凸） 9、 基本放大電路種類（電壓放大器，電流放大器，互導(dǎo)放大器和互阻放大器），優(yōu)缺 點(diǎn)， 特別是廣泛采用差分結(jié)構(gòu)的原因。（未知） 10、 給出一差分電路，告訴其輸出電壓Y+和Y-,求共模分量和差模分量。（未知） 11、畫差放的兩個輸入管。（凹凸） 12、畫出由運(yùn)放構(gòu)成加法、減法、微分、積分運(yùn)算的電路原理圖。并畫出一個晶體管級 的運(yùn)放電路。（仕蘭微電子） 13、用運(yùn)算放大器組成一個 10倍的放大器。（未知） 14、給出一個簡單電路，讓你分析輸出電壓的特性（就是個積分電路），并求輸出端某 點(diǎn)的rise/fall 時間。（Infineon 筆試試題） 1

3、5、 電阻R和電容C串聯(lián)，輸入電壓為 R和C之間的電壓，輸出電壓分別為C上電壓和 R上電 壓，要求制這兩種電路輸入電壓的頻譜，判斷這兩種電路何為高通濾波器，何為 低通濾 波器。當(dāng)RCT時，給出輸入電壓波形圖，繪制兩種電路的輸出波形圖。（未知） 16、 有源濾波器和無源濾波器的原理及區(qū)別？（新太硬件） 17、 有一時域信號 S=V0si n（ 2pif0t）+V1cos（2pif1t）+V2si n（2pif3t+90）,當(dāng)其通過低 通、帶通、高通濾波器后的信號表示方式。（未知） 18、選擇電阻時要考慮什么？（東信筆試題） 19、 在CMOS!路中，要有一個單管作為開關(guān)管精確傳遞模擬低電平，這個

4、單管你會用P 管還是N管，為什么？（仕蘭微電子） 20、給出多個 mos管組成的電路求 5個點(diǎn)的電壓。（Infineon 筆試試題） 21、電壓源、電流源是集成電路中經(jīng)常用到的模塊，請畫出你知道的線路結(jié)構(gòu)，簡單描 述其優(yōu)缺點(diǎn)。（仕蘭微電子） 22、畫電流偏置的產(chǎn)生電路，并解釋。（凹凸） 23、史密斯特電路，求回差電壓。（華為面試題） 24、 晶體振蕩器，好像是給出振蕩頻率讓你求周期（應(yīng)該是單片機(jī)的,12分之一周 期）（華為面試題） 25、LC正弦波振蕩器有哪幾種三點(diǎn)式振蕩電路，分別畫出其原理圖。（仕蘭微電子） 26、 VCO是什么，什么參數(shù)（壓控振蕩器?）（華為面試題） 27、鎖相環(huán)有哪幾部分

5、組成？（仕蘭微電子） 28、 鎖相環(huán)電路組成，振蕩器（比如用D觸發(fā)器如何搭）。（未知） 29、求鎖相環(huán)的輸出頻率，給了一個鎖相環(huán)的結(jié)構(gòu)圖。（未知） 30、 如果公司做高頻電子的，可能還要RF知識，調(diào)頻，鑒頻鑒相之類，不一一列舉。（未 知） 31、 一電源和一段傳輸線相連（長度為L,傳輸時間為T）,畫出終端處波形，考慮傳輸 線無損耗。給出電源電壓波形圖，要求繪制終端波形圖。（未知） 32、微波電路的匹配電阻。（未知） 33、DAC和ADC的實(shí)現(xiàn)各有哪些方法？（仕蘭微電子） 34、A/D電路組成、工作原理。（未知） 35、 實(shí)際工作所需要的一些技術(shù)知識（面試容易問到）。如電路的低功耗，穩(wěn)定，高速如

6、 何做到，調(diào)運(yùn)放，布版圖注意的地方等等，一般會針對簡歷上你所寫做過的東西具體問， 肯定會問得很細(xì)（所以別把什么都寫上，精通之類的詞也別用太多了），這個東西各個 人就 不一樣了，不好說什么了。（未知） 數(shù)字電路 1、同步電路和異步電路的區(qū)別是什么？（仕蘭微電子） 2、什么是同步邏輯和異步邏輯？（漢王筆試） 同步邏輯是時鐘之間有固定的因果關(guān)系。異步邏輯是各時鐘之間沒有固定的因果關(guān)系。 3、什么是”線與”邏輯，要實(shí)現(xiàn)它，在硬件特性上有什么具體要求？（漢王筆試） 線與邏輯是兩個輸出信號相連可以實(shí)現(xiàn)與的功能。在硬件上，要用oc門來實(shí)現(xiàn)，由于不 用oc門可能使灌電流過大，而燒壞邏輯門。同時在輸出端口應(yīng)加一

7、個上拉電阻。 4、什么是 Setup和Holdup時間？（漢王筆試） 5、setup和holdup時間,區(qū)別.（南山之橋） 6、解釋setup time和hold time的定義和在時鐘信號延遲時的變化。（未知） 7、解釋setup和hold time violation ，畫圖說明，并說明解決辦法。（威盛 VIA 2003.11.06 上海筆試試題） Setup/hold time是測試芯片對輸入信號和時鐘信號之間的時間要求。建立時間是指觸 發(fā)器的時鐘信號上升沿到來以前，數(shù)據(jù)穩(wěn)定不變的時間。輸入信號應(yīng)提前時鐘上升沿（如 上升沿有效）T時間到達(dá)芯片，這個 T就是建立時間-Setup time.

8、如不滿足setup time, 這個數(shù)據(jù)就不能被這一時鐘打入觸發(fā)器，只有在下一個時鐘上升沿，數(shù)據(jù)才能被打入觸 發(fā)器。保持時間是指觸發(fā)器的時鐘信號上升沿到來以后，數(shù)據(jù)穩(wěn)定不變的時間。如果h old time不夠，數(shù)據(jù)同樣不能被打入觸發(fā)器。 建立時間（Setup Time）和保持時間（Hold time ）。建立時間是指在時鐘邊沿前，數(shù)據(jù)信號 需要保持不變的時間。保持時間是指時鐘跳變邊沿后數(shù)據(jù)信號需要保持不變的時間。如 果不滿足建立和保持時間的話，那么 DFF將不能正確地采樣到數(shù)據(jù)，將會出現(xiàn) metastab ility 的情況。如果數(shù)據(jù)信號在時鐘沿觸發(fā)前后持續(xù)的時間均超過建立和保持時間，那 么超

9、過量就分別被稱為建立時間裕量和保持時間裕量。 8、 說說對數(shù)字邏輯中的競爭和冒險的理解，并舉例說明競爭和冒險怎樣消除。（仕蘭微 電 子） 9、什么是競爭與冒險現(xiàn)象？怎樣判斷？如何消除？（漢王筆試） 在組合邏輯中，由于門的輸入信號通路中經(jīng)過了不同的延時，導(dǎo)致到達(dá)該門的時間不一 致叫競爭。產(chǎn)生毛刺叫冒險。如果布爾式中有相反的信號則可能產(chǎn)生競爭和冒險現(xiàn)象。 解決方法：一是添加布爾式的消去項(xiàng)，二是在芯片外部加電容。 10、 你知道那些常用邏輯電平？TTL與COM電平可以直接互連嗎？（漢王筆試） 常用邏輯電平：12V，5V，3.3V ； TTL和CMO環(huán)可以直接互連，由于TTL是在0.3-3.6V 之間

10、，而CMO則是有在12V的有在5V的。CMO輸出接到TTL是可以直接互連。TTL接 到CMOS!要在輸出端口加一上拉電阻接到5V或者12V。 11、如何解決亞穩(wěn)態(tài)。（飛利浦大唐筆試） 亞穩(wěn)態(tài)是指觸發(fā)器無法在某個規(guī)定時間段內(nèi)達(dá)到一個可確認(rèn)的狀態(tài)。當(dāng)一個觸發(fā)器進(jìn)入 亞 穩(wěn)態(tài)時，既無法預(yù)測該單元的輸出電平，也無法預(yù)測何時輸出才能穩(wěn)定在某個正確的電 平 上。在這個穩(wěn)定期間，觸發(fā)器輸出一些中間級電平，或者可能處于振蕩狀態(tài)，并且這種 用的輸出電平可以沿信號通道上的各個觸發(fā)器級聯(lián)式傳播下去。 12、IC設(shè)計中同步復(fù)位與 異步復(fù)位的區(qū)別。（南山之橋） 13、MOOR與MEELEY狀態(tài)機(jī)的特征。（南山之橋） 1

11、4、多時域設(shè)計中，如何處理信號跨時域。（南山之橋） 15、 給了 reg的setup,hold 時間，求中間組合邏輯的 delay范圍。（飛利浦大唐筆試） Delay q, 還有clock的delay,寫出 決 定最大時鐘的因素，同時給出表達(dá)式。（威盛 VIA 2003.11.06上海筆試試題） 18、說說靜態(tài)、動態(tài)時序模擬的優(yōu)缺點(diǎn)。（威盛 VIA 2003.11.06上海筆試試題） 19、 一個四級的 Mux，其中第二級信號為關(guān)鍵信號如何改善timing。（威盛VIA 2003.11.06 上海筆試試題） 20、 給出一個門級的圖，又給了各個門的傳輸延時，問關(guān)鍵路徑是什么，還問給出輸入， 使

12、得輸出依賴于關(guān)鍵路徑。（未知） 21、邏輯方面數(shù)字電路的卡諾圖化簡，時序（同步異步差異），觸發(fā)器有幾種（區(qū)別， 優(yōu) 點(diǎn)），全加器等等。（未知） 22、卡諾圖寫出邏輯表達(dá)使。（威盛 VIA 2003.11.06上海筆試試題） 23、 化簡 F（A,B,C,D）= m（1,3,4,5,10,11,12,13,14,15）的和。（威盛） 24、 please show the CMOShverter schmatic,layoutan d its cross secti on with P- well process.Plot its transfer curve （Vout-Vin） And al

13、so explain the operation region of PMOSand NMOSor each segment of the transfercurve? （威 盛筆試題 circuit design-beijing-03.11.09） 25、 To design a CMOJthvertor with balanee rise and fall time,please define the rati on of cha nnel width of PMOSa nd NMOSa nd explai n? 26、 為什么一個標(biāo)準(zhǔn)的倒相器中P管的寬長比要比 N管的寬長比大？（仕蘭微電

14、子） 27、用mos管搭出一個二輸入與非門。（揚(yáng)智電子筆試） 28、please draw the tran sistor level schematic of a emos 2 in put ANDgate and expla in which in put has faster resp onse for output rising edge.（less delay time）。（威盛筆試題 circuit design-beijing-03.11.09） 29、 畫出 NOT,NAND,NO的符號，真值表，還有 transistorlevel 的電路。（Infineon 筆 試） 30、

15、 畫出CMOS勺圖，畫出tow-to-one muxgate。（威盛 VIA 2003.11.06 上海筆試試題） 31、用一個二選一 mux和一個inv實(shí)現(xiàn)異或。（飛利浦大唐筆試） 32、畫出Y=A*B+C的cmos電路圖。（科廣試題） 33、用邏輯們和 cmos電路實(shí)現(xiàn)ab+cd。（飛利浦大唐筆試） 34、 畫出CMOSI路的晶體管級電路圖，實(shí)現(xiàn)Y=A*B+C（D+E）o（仕蘭微電子） 35、利用 4 選 1 實(shí)現(xiàn) F（x,y,z）=xz+yz 。（未知） 36、給一個表達(dá)式f=xxxx+xxxx+xxxxx+xxxx 用最少數(shù)量的與非門實(shí)現(xiàn)（實(shí)際上就是化 簡）。 37、 給出一個簡單的由

16、多個NOT,NAND,NO組成的原理圖，根據(jù)輸入波形畫出各點(diǎn)波形。 （Infineon 筆試） 38、 為了實(shí)現(xiàn)邏輯（AXORB） OR （ CANDD），請選用以下邏輯中的一種，并說明為什 么？ 1） INV 2） AND 3） OR 4） NAND 5） NOR 6） XOR答案：NAND（未知） 39、用與非門等設(shè)計全加法器。（華為） 40、給出兩個門電路讓你分析異同。（華為） 41、 用簡單電路實(shí)現(xiàn)，當(dāng)A為輸入時，輸出B波形為（仕蘭微電子） 42、 A,B,C,D,E進(jìn)行投票，多數(shù)服從少數(shù)，輸出是 F （也就是如果 A,B,C,D,E中1的個數(shù) 比0 多，那么F輸出為1,否則F為0），

17、用與非門實(shí)現(xiàn)，輸入數(shù)目沒有限制。（未知） 43、用波形表示D觸發(fā)器的功能。（揚(yáng)智電子筆試） 44、用傳輸門和倒向器搭一個邊沿觸發(fā)器。（揚(yáng)智電子筆試） 45、用邏輯們畫出 D觸發(fā)器。（威盛 VIA 2003.11.06上海筆試試題） 46、畫出DFF的結(jié)構(gòu)圖，用verilog 實(shí)現(xiàn)之。（威盛） 47、畫出一種CMOS勺D鎖存器的電路圖和版圖。（未知） 48、D觸發(fā)器和D鎖存器的區(qū)別。（新太硬件面試） 49、簡述latch和filp-flop 的異同。（未知） 50、LATCH和DFF的概念和區(qū)別。（未知） 51、 latch與register 的區(qū)別,為什么現(xiàn)在多用 register. 行為級描

18、述中l(wèi)atch如何產(chǎn)生 的。 （南山之橋） 52、用D觸發(fā)器做個二分顰的電路又問什么是狀態(tài)圖。（華為） 53、 請畫出用D觸發(fā)器實(shí)現(xiàn)2倍分頻的邏輯電路？（漢王筆試） 54、怎樣用D觸發(fā)器、與或非門組成二分頻電路？（東信筆試） 55、 Howmanyflip-flopcircuits are needed to divide by 16? （Intel）16 分頻？ 56、 用 filp-flop 和 logic-gate設(shè)計一個 1 位加法器，輸入 carryin 和 current-stage， 輸出 carryout 禾口 next-stage.（未知） 57、 用D觸發(fā)器做個4進(jìn)制的計數(shù)

19、。（華為） 58、實(shí)現(xiàn) N位 Johnson Counter,N=5。（南山之橋） 59、 用你熟悉的設(shè)計方式設(shè)計一個可預(yù)置初值的7進(jìn)制循環(huán)計數(shù)器，15進(jìn)制的呢？（仕 微電子） 60、 數(shù)字電路設(shè)計當(dāng)然必問Verilog/VHDL，如設(shè)計計數(shù)器。（未知） 61、BLOCKINGJONBLOCKIN賦值的區(qū)別。（南山之橋） 62、 寫異步 D觸發(fā)器的verilog module。（揚(yáng)智電子筆試） module dff8（clk , reset, d, q）; in putclk; in putreset; in put7:0 d; output7:0 q; reg 7:0 q; always （

20、posedge clk or posedge reset） if（reset） q =0; else q =d; en dmodule 63、 用D觸發(fā)器實(shí)現(xiàn)2倍分頻的Verilog描述？（漢王筆試） module divide2( elk , clk_o, reset); in put clk , reset; output clk_o; wire in; reg out ; always ( posedge elk or posedge reset) if ( reset) out = 0; else out = in; assign in = out; assign clk_o = ou

21、t; en dmodule 64、 可編程邏輯器件在現(xiàn)代電子設(shè)計中越來越重要，請問：a)你所知道的可編程邏輯器 件有哪些？ b)試用VHDL或VERILOG ABLE描述8位D觸發(fā)器邏輯。(漢王筆試) PAL，PLD, CPLD FPGA module dff8(clk , reset, d, q); in putelk; in putreset; in put d; output q; reg q; always (posedge elk or posedge reset) if(reset) q =0; else q =d; en dmodule 65、 請用HDL描述四位的全加法器、5分

22、頻電路。(仕蘭微電子) 66、用VERILOG或VHDL寫一段代碼，實(shí)現(xiàn) 10進(jìn)制計數(shù)器。(未知) 67、 用VERILOG或VHDL寫一段代碼，實(shí)現(xiàn)消除一個 glitch 。(未知) 68、一個狀態(tài)機(jī)的題目用verilog 實(shí)現(xiàn)（不過這個狀態(tài)機(jī)畫的實(shí)在比較差，很容易誤解 的）。（威盛 VIA 2003.11.06上海筆試試題） 69、描述一個交通信號燈的設(shè)計。（仕蘭微電子） 70、 畫狀態(tài)機(jī)，接受1，2，5分錢的賣報機(jī)，每份報紙5分錢。（揚(yáng)智電子筆試） 71、 設(shè)計一個自動售貨機(jī)系統(tǒng)，賣soda水的，只能投進(jìn)三種硬幣，要正確的找回錢 數(shù)。 （1）畫出fsm （有限狀態(tài)機(jī)）；（2）用veril

23、og 編程，語法要符合fpga設(shè)計 的要求。（未知） 72、 設(shè)計一個自動飲料售賣機(jī)，飲料10分錢，硬幣有5分和10分兩種，并考慮找零： （1） 畫出fsm （有限狀態(tài)機(jī)）；（2）用verilog 編程，語法要符合 fpga設(shè)計的要求；（3） 設(shè)計 工程中可使用的工具及設(shè)計大致過程。（未知） 73、畫出可以檢測 10010串的狀態(tài)圖，并verilog 實(shí)現(xiàn)之。（威盛） 74、 用FSM實(shí)現(xiàn)101101的序列檢測模塊。（南山之橋） a為輸入端，b為輸出端，如果a連續(xù)輸入為1101則b輸出為1,否則為0。 例如 a： 0001100110110100100110 b: 00000000001001

24、00000000 請畫出 state machine ;請用 RTL描述其 state machine。（未知） 75、用verilog/vddl 檢測stream中的特定字符串（分狀態(tài)用狀態(tài)機(jī)寫）。（飛利浦一 大唐 筆試） 76、 用verilog/vhdl 寫一個fifo 控制器（包括空，滿，半滿信號）。（飛利浦一大唐筆 試） 77、 現(xiàn)有一用戶需要一種集成電路產(chǎn)品，要求該產(chǎn)品能夠?qū)崿F(xiàn)如下功能：y=lnx，其中， x 為4位二進(jìn)制整數(shù)輸入信號。y為二進(jìn)制小數(shù)輸出，要求保留兩位小數(shù)。電源電壓為3 5v假 設(shè)公司接到該項(xiàng)目后，交由你來負(fù)責(zé)該產(chǎn)品的設(shè)計，試討論該產(chǎn)品的設(shè)計全程。（仕蘭 微 電子）

25、 78、 sram, falsh memory,及dram的區(qū)別？（新太硬件面試） 205頁 79、給出單管DRAM勺原理圖（西電版數(shù)字電子技術(shù)基礎(chǔ)作者楊頌華、馮毛官 圖9 14b），問你有什么辦法提高 refresh time ,總共有5個問題，記不起來了。（降低溫 度，增大電容存儲容量）（Infin eon 筆試） 80、 Please draw schematic of a commonSRAMbell with 6 transistors,pointout which no des can store data and which node is word line con trol?

26、（威盛筆試題 circuitdesig n-beij in g-03.11.09） 81、名詞：sram,ssram,sdram 名詞 IRQ,BIOS,USB,VHDL,SDR IRQ: In terrupt ReQuest BIOS: Basic In put Output System USB: Universal Serial Bus VHDL:VHIC Hardware Description Language SDR: Single Data Rate 壓控振蕩器的英文縮寫（VCO）。 動態(tài)隨機(jī)存儲器的英文縮寫（DRAM）。 名詞解釋，無聊的外文縮寫罷了，比如 PCI、ECC DD

27、R interrupt 、pipeline 、 IRQ,BIOS,USB,VHDL,VLSI VCO壓控振蕩器）RAM：動態(tài)隨機(jī)存儲器），F(xiàn)IR IIR DFT（離散 傅立葉變換）或者是中文的，比如：a.量化誤差b.直方圖c.白平衡 IC設(shè)計基礎(chǔ)（流程、工藝、版圖、器件） 1、 我們公司的產(chǎn)品是集成電路，請描述一下你對集成電路的認(rèn)識，列舉一些與集成電路 相關(guān)的內(nèi)容（如講清楚模擬、數(shù)字、雙極型、CMOS MCU RISC CISC DSP ASIC、FP GA 等的概念）。（仕蘭微面試題目） 2、FPGA和ASIC的概念，他們的區(qū)別。（未知） 答案：FPGA是可編程 ASIC。 ASIC:專用集

28、成電路，它是面向?qū)ｉT用途的電路， 專門為一個用戶設(shè)計和制造的。根據(jù)一 個用戶的特定要求，能以低研制成本，短、交貨周期供貨的全定制，半定制集成電路。 與 門陣列等其它ASIC（ApplicationSpecific IC）相比，它們又具有設(shè)計開發(fā)周期短、設(shè)計 制造成本低、開發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無需測試、質(zhì)量穩(wěn)定以及可實(shí)時在線檢驗(yàn)等優(yōu)點(diǎn) 3、什么叫做OTP片、掩膜片，兩者的區(qū)別何在？（仕蘭微面試題目） 4、你知道的集成電路設(shè)計的表達(dá)方式有哪幾種？（仕蘭微面試題目） 5、描述你對集成電路設(shè)計流程的認(rèn)識。（仕蘭微面試題目） 6、簡述FPGA等可編程邏輯器件設(shè)計流程。（仕蘭微面試題目） 7、 IC設(shè)計前

29、端到后端的流程和eda工具。（未知） 8、 從RTLsynthesis 到tape out之間的設(shè)計flow,并列出其中各步使用的 tool.（未知） 9、Asic 的 design flow。（威盛 VIA 2003.11.06 上海筆試試題） 10、寫出asic前期設(shè)計的流程和相應(yīng)的工具。（威盛） 11、集成電路前段設(shè)計流程，寫出相關(guān)的工具。（揚(yáng)智電子筆試） 先介紹下IC開發(fā)流程： 1. ）代碼輸入（desig n in put） 用vhdl或者是verilog 語言來完成器件的功能描述，生成hdl代碼 語言輸入工具：SUMMIT VISUALHDL MENTORRENIOR 圖形輸入：c

30、omposer（cadenee）; viewlogic （viewdraw） 2. ）電路仿真（circuitsimulation） 將vhd代碼進(jìn)行先前邏輯仿真，驗(yàn)證功能描述是否正確 數(shù)字電路仿真工具： Verolog : CADENCE Verolig-XL SYNOPSYS VCS MENTOR Modle-sim VHDL CADENCE NC-vhdl SYNOPSYS VSS MENTOR Modle-sim 模擬電路仿真工具： *ANTI HSpice pspice ， spectre micro microwave: eesoft : hp 3. ）邏輯綜合（synthesis

31、 tools） 邏輯綜合工具可以將設(shè)計思想vhd代碼轉(zhuǎn)化成對應(yīng)一定工藝手段的門級電路；將初級仿 真中所沒有考慮的門沿（gates delay ）反標(biāo)到生成的門級網(wǎng)表中，返回電路仿真階段進(jìn) 行再 仿真。最終仿真結(jié)果生成的網(wǎng)表稱為物理網(wǎng)表。 12、請簡述一下設(shè)計后端的整個流程？（仕蘭微面試題目） 13、是否接觸過自動布局布線？請說出一兩種工具軟件。自動布局布線需要哪些基本 元素？（仕蘭微面試題目） 14、描述你對集成電路工藝的認(rèn)識。（仕蘭微面試題目） 15、 列舉幾種集成電路典型工藝。工藝上常提到0.25,0.18指的是什么？（仕蘭微面試 題目） 16、請描述一下國內(nèi)的工藝現(xiàn)狀。（仕蘭微面試題目）

32、 17、半導(dǎo)體工藝中，摻雜有哪幾種方式？（仕蘭微面試題目） 18、描述CMO電路中閂鎖效應(yīng)產(chǎn)生的過程及最后的結(jié)果？（仕蘭微面試題目） 19、解釋latch-up 現(xiàn)象和Antenna effect和其預(yù)防措施.（未知） 20、什么叫Latchup?（科廣試題） 21、什么叫窄溝效應(yīng)？（科廣試題） 22、什么是NMOSPMOSCMOS什么是增強(qiáng)型、耗盡型？什么是 PNP NPN他們有什么 差 別？（仕蘭微面試題目） 23、 硅柵COM工藝中N阱中做的是P管還是N管，N阱的阱電位的連接有什么要求？（仕 蘭微 面試題目） 24、 畫出CMO晶體管的CROSS-OVE圖（應(yīng)該是縱剖面圖），給出所有可能

33、的傳輸特性 和轉(zhuǎn) 移特性。（Infineon 筆試試題） 25、 以in terver 為例，寫出N阱CMOS勺process流程，并畫出剖面圖。（科廣試題） 26、Please expla in howwedescribe the resista nee in semic on ductor. Compare the resista nee of a metal,poly and diffusi on in tran diti onal CMOJprocess.（威 盛筆試題 circuitdesign-beijing-03.11.09） 27、說明mos一半工作在什么區(qū)。（凹凸的題目和面試

34、） 28、畫p-bulk的nmos截面圖。（凹凸的題目和面試） 29、寫schematic note （？）, 越多越好。（凹凸的題目和面試） 30、寄生效應(yīng)在ic設(shè)計中怎樣加以克服和利用。（未知） 31、 太底層的MOSt物理特*覺一般不大會作為筆試面試題， 因?yàn)槿俏㈦娮游锢?，?式推導(dǎo)太羅索，除非面試出題的是個老學(xué)究。IC設(shè)計的話需要熟悉的軟件：Cade nee, Synopsys, Avant, UNIX當(dāng)然也要大概會操作。 32、unix命令cp -r, rm,uname。（揚(yáng)智電子筆試） 單片機(jī)、MCU計算機(jī)原理 1簡單描述一個單片機(jī)系統(tǒng)的主要組成模塊，并說明各模塊之間的數(shù)據(jù)流流向

35、和控制 流 流向。簡述單片機(jī)應(yīng)用系統(tǒng)的設(shè)計原則。（仕蘭微面試題目） 2、 畫出8031與2716 （2K*8ROM的連線圖，要求采用三 -八譯碼器，8031的P2.5,P2.4 和 P2.3參加譯碼，基本地址范圍為 3000H-3FFFH該2716有沒有重疊地址？根據(jù)是什么？ 若 有，則寫出每片2716的重疊地址范圍。（仕蘭微面試題目） 3、 用8051設(shè)計一個帶一個8*16鍵盤加驅(qū)動八個數(shù)碼管（共陽）的原理圖。（仕蘭微面 試 題目） 4、 PCI總線的含義是什么？PCI總線的主要特點(diǎn)是什么？（仕蘭微面試題目） 5、中斷的概念？簡述中斷的過程。（仕蘭微面試題目） 6、如單片機(jī)中斷幾個/類型，編

36、中斷程序注意什么問題；（未知） 7、要用一個開環(huán)脈沖調(diào)速系統(tǒng)來控制直流電動機(jī)的轉(zhuǎn)速，程序由8051完成。簡單原理 如 下：由P3.4輸出脈沖的占空比來控制轉(zhuǎn)速，占空比越大，轉(zhuǎn)速越快；而占空比由K7-K0 八 個開關(guān)來設(shè)置，直接與 P1 口相連（開關(guān)撥到下方時為 0，撥到上方時為1，組成一個 八 位二進(jìn)制數(shù)N）,要求占空比為 N/256。（仕蘭微面試題目） 下面程序用計數(shù)法來實(shí)現(xiàn)這一功能，請將空余部分添完整。 MOP1, #0FFH LOOP1: MOR4，#0FFH MOXR3, #00H LOOP2 MOXA, P1 SUBBA, R3 JNZSKP1 SKP1: MOVC, 70H MOV

37、P3.4 , C ACALLDELAY:此延時子程序略 AJMPLOOP1 8、單片機(jī)上電后沒有運(yùn)轉(zhuǎn)，首先要檢查什么？（東信筆試題） 9、What is PCChipset?（揚(yáng)智電子筆試） 芯片組（Chipset）是主板的核心組成部分，按照在主板上的排列位置的不同，通常分為 北橋芯片和南橋芯片。北橋芯片提供對CPU的類型和主頻、內(nèi)存的類型和最大容量、 ISA/PCI/AGP插槽、ECC糾錯等支持。南橋芯片則提供對KBC（鍵盤控制器）、RTC（實(shí) 時時 鐘控制器）、USB（通用串行總線）、 Ultra DMA/33（66）EIDE數(shù)據(jù)傳輸方式和 ACPI （高 級 能源管理）等的支持。其中北橋

38、芯片起著主導(dǎo)性的作用，也稱為主橋（Host Bridge ）。 除了最通用的南北橋結(jié)構(gòu)外，目前芯片組正向更高級的加速集線架構(gòu)發(fā)展，Intel 的 8xx系列芯片組就是這類芯片組的代表，它將一些子系統(tǒng)如IDE接口、音效、MODEI和U SB直 接接入主芯片，能夠提供比PCI總線寬一倍的帶寬，達(dá)到了 266MB/S。 10、如果簡歷上還說做過 cpu之類，就會問到諸如cpu如何工作，流水線之類的問題。 （未知） 11、計算機(jī)的基本組成部分及其各自的作用。（東信筆試題） 12、請畫出微機(jī)接口電路中，典型的輸入設(shè)備與微機(jī)接口邏輯示意圖（數(shù)據(jù)接口、控制 接 口、所存器/緩沖器）。（漢王筆試） 13、ca

39、che的主要部分什么的。（威盛 VIA 2003.11.06上海筆試試題） 14、同步異步傳輸?shù)牟町悾ㄎ粗?15、 串行通信與同步通信異同，特點(diǎn)，比較。（華為面試題） 16、RS232C高電平脈沖對應(yīng)的 TTL邏輯是?（負(fù)邏輯?）（華為面試題） 信號與系統(tǒng) 1、的話音頻率一般為 3003400H Z,若對其采樣且使信號不失真，其最小的采樣頻率應(yīng) 為 多大？若采用8KHZ的采樣頻率，并采用 8bit的PCM編碼，則存儲一秒鐘的信號數(shù)據(jù)量 有多 大？（仕蘭微面試題目） 2、什么耐奎斯特定律,怎么由模擬信號轉(zhuǎn)為數(shù)字信號。（華為面試題） 3、 如果模擬信號的帶寬為5khz,要用8K的采樣率，怎么辦？

40、（lucent） 兩路？ 4、信號與系統(tǒng)：在時域與頻域關(guān)系。（華為面試題） 5、給出時域信號，求其直流分量。（未知） 6、 給出一時域信號，要求（1）寫出頻率分量，（2）寫出其傅立葉變換級數(shù)；（3 ）當(dāng) 波 形經(jīng)過低通濾波器濾掉高次諧波而只保留一次諧波時，畫出濾波后的輸出波形。（未知） 7、sketch連續(xù)正弦信號和連續(xù)矩形波 （都有圖）的傅立葉變換。（Infineon 筆試試題） 8、拉氏變換和傅立葉變換的表達(dá)式及聯(lián)系。（新太硬件面題） DSP嵌入式、軟件等 1、 請用方框圖描述一個你熟悉的實(shí)用數(shù)字信號處理系統(tǒng)，并做簡要的分析；如果沒有， 也可以自己設(shè)計一個簡單的數(shù)字信號處理系統(tǒng)，并描述其功

41、能及用途。（仕蘭微面試題 目） 2、數(shù)字濾波器的分類和結(jié)構(gòu)特點(diǎn)。（仕蘭微面試題目） 3、IIR，F(xiàn)IR濾波器的異同。（新太硬件面題） 4、 拉氏變換與Z變換公式等類似東西，隨便翻翻書把如.h（n）=-a*h（n-1）+b*S （n） a. 求h （n）的z變換；b.問該系統(tǒng)是否為穩(wěn)定系統(tǒng)；c.寫出FIR數(shù)字濾波器的差分方程；（未知） 5、 DSP和通用處理器在結(jié)構(gòu)上有什么不同，請簡要畫出你熟悉的一種DSP結(jié)構(gòu)圖。（信 威 dsp軟件面試題） 6、 說說定點(diǎn)DSP和浮點(diǎn)DSP的定義（或者說出他們的區(qū)別）（信威dsp軟件面試題） 7、 說說你對循環(huán)尋址和位反序?qū)ぶ返睦斫?（信威dsp軟件面試題）

42、8、 請寫出【一8, 7】的二進(jìn)制補(bǔ)碼，和二進(jìn)制偏置碼。用Q15表示出0.5和一0.5.（信 威 dsp軟件面試題） 9、DSP的結(jié)構(gòu)（哈佛結(jié)構(gòu)）；（未知） 10、 嵌入式處理器類型（如ARM）操作系統(tǒng)種類（Vxworks,ucos,winCE,linux），操作 系 統(tǒng)方面偏CS方向了，在CS篇里面講了；（未知） 11、有一個LDO芯片將用于對手機(jī)供電，需要你對他進(jìn)行評估，你將如何設(shè)計你的測試 項(xiàng) 目？ 12、 某程序在一個嵌入式系統(tǒng)（200MCPU 50MSDRAM中已經(jīng)最優(yōu)化了， 換到零一個系 統(tǒng)（300MCPU 50MSDRAM中是否還需要優(yōu)化？（Intel ） 13、請簡要描述 HU

43、FFMA編碼的基本原理及其基本的實(shí)現(xiàn)方法。（仕蘭微面試題目） 14、說出OSI七層網(wǎng)絡(luò)協(xié)議中的四層（任意四層）。（仕蘭微面試題目） 15、 A）（仕蘭微面試題目） 斗 i nclude void testf（int*p） *p+=1; main （） int *n,m2; n=m; m0=1; m1=8; testf（ n）; printf(Datavalue is %d,*n); B） i nelude void testf（int*p） *p+=1; main （） int *n ,m2; n=m; m0=1; m1=8; testf（ printf（Datavalue is %d,*n）; 卜Il.lh；汁果是桿序A