基于FPGA的VGA顯示設計報告

1、正文一，vga時序標準vga是一種常用的顯示輸出接口，采用行場掃描控制結合rgb三色合成原理，輸出顯示信號。每個vga接口為15針接口，分三行排布，每行5針。如圖所示： 圖1.1 vga接口15針并未全部使用，有效的信號線共5根，即紅綠藍三基色信號線：r,g,b，每線電壓從0v到0.71v變化，表示無色到飽和，依據(jù)電平高低，顯示顏色的飽和程度。行同步控制信號，hsync,控制每行掃描像素的有效和失效。場同步：vsync,控制場方向，即整個圖像顯示過程的時間長度，場同步中的顯示部分的時間長度，等于每行掃描時間的總和。在不同刷新頻率下，顯示每個像素的時間是不同的，相同刷新頻率下，每個像素顯示時間是

2、固定的，所以，不同的每個像素寫入時間，導致了分辨率的不同。因為vga的顯示是逐行掃描，每行從左到右掃描，到了行尾，回歸到下一行的行頭，繼續(xù)向尾部掃描。所以，顯示原理是逐次寫入每行的像素數(shù)據(jù)，直到整幅圖像顯示成功為止。vga顯示的數(shù)據(jù)是不能鎖存的，所以必須一次又一次的連續(xù)輸入數(shù)據(jù)，72hz的刷新率下，一秒鐘顯示72幅圖像，所以，需要連續(xù)寫入72幅圖像，才能達到一秒的顯示效果。所以，vga顯示圖像，要反反復復寫入圖像數(shù)據(jù)，才能得到持續(xù)的顯示效果。 圖1.2 vga接口線序vga顯示，無法做到類似于tft液晶屏的定點寫入，vga是掃描式暫時顯示，所以時序顯得尤為重要，時序出現(xiàn)失誤，圖像會出現(xiàn)走形，無

3、法達到準確效果。而顯示的時序控制主要依靠兩條數(shù)據(jù)通道：行同步和場同步，即hsync和vsync，其控制了掃描顯示的起點和終點，同時控制掃描起點的時間，通過時間的控制，達到確定的顯示效果。具體的控制時序圖如下： 圖1.3 vga 同步時序vga顯示中， 以每個像素寫入時間作為fpga時鐘周期，所以每個時鐘周期寫入一組rgb像素值。逐行寫入，所以每行數(shù)據(jù)顯示的結果，拼湊成一幀圖像，72hz下，每秒顯示72幀圖像。由于本設計要求靜態(tài)顯示效果，所以，我們只定義一幀的數(shù)據(jù)，最后無限循環(huán)執(zhí)行即可。行同步信號用一個上升脈沖表示，脈沖以前稱為前沿時間，用tfp表示，脈沖后面還有一段時間消隱，叫后沿時間，用tb

4、p表示，場同步信號控制的方式，按時間先后為：上升脈沖，回歸低電平，后沿消隱，正常顯示時間，前沿消隱，一幀圖像顯示完畢，上升脈沖以此類推。所以，場同步控制顯示時，要注意先留出高電平脈沖時間，即tpulse，接下來留出后沿時間，即tbp,然后開始行同步控制掃描過程，全部顯示完畢，要留出前沿時間，即tfp，到達前沿時間之后，不允許進行像素寫入，即寫入無效。針對行掃描，參照下圖時序：圖1.4 行同步時序行同步即控制每行掃描過程，掃描由高電平脈沖啟動，到脈沖回歸低電平，首先要預留出后沿消隱時間，即tbp.之后到了顯示部分，即tdisp，每個時鐘周期寫入一組rgb值，為一個像素的數(shù)據(jù)。寫完一行之后，到了前

5、沿消隱時間，即tfp.這段時間不能寫入數(shù)據(jù)。當tfp過后，下一個掃描周期，從高電平脈沖開始。周而復始，知道到達屏幕最底行。掃描至一幀畫面完成。本設計要求網(wǎng)格線為白色，即rgb均為1，其余為黑色，即rgb均為0。由于顯示在800x600的分辨率以下，72hz刷新率，需參照具體時序參數(shù)。具體參數(shù)參照下表：圖1.5 800x600 72hz下的vga時序參數(shù)二，軟件部分1， 建模思路本設計采用過程建模思想，針對時序上的過程，對應進行描述，行同步，場同步之間采用并行，通過計數(shù)器分別驅動，此外，顯示賦值部分與前兩者同樣并行，時鐘采用系統(tǒng)時鐘，50mhz。由于每個時鐘周期顯示一個像素，而行同步以時鐘周期為

6、參照單位，場同步以行掃描次數(shù)為參照單位。所以，根據(jù)行同步周期與場同步周期，建立兩個周期的計數(shù)器，分別用來作為行同步控制時間標準和場同步控制時間標準。觀察上述圖表可以發(fā)現(xiàn)，行同步時鐘以像素個數(shù)來作為時間標準，即以時鐘周期個數(shù)作為時間參照標準。而場同步，以掃描線的條數(shù)作為參照標準，即每次完成一次行掃描，觸發(fā)場計數(shù)一次。在行同步和場同步計數(shù)器基礎上，再進行時序判斷，產生行同步信號和場同步信號。根據(jù)時序描述，每次顯示開始，要由場同步信號產生6行掃描時間長度，即6x1040個時鐘周期的高電平脈沖作為場同步控制信號。場控制信號如下：圖1.6 場同步控制信號 vsync如上圖，場同步信號占據(jù)6行掃描的時間，

7、即tpulse=6x1040，但是并不是意味著過了這個脈沖就立即可以進行行掃描，顯示數(shù)據(jù)，我們發(fā)現(xiàn)，接下來出現(xiàn)的是后沿消隱時間，前后沿消隱時間內不允許寫入數(shù)據(jù)，否則顯示器會不支持輸入的信號，從而無法正常顯示。前沿時間，后沿時間，和控制脈沖共同組成消隱時間，這段時間內，掃描點從右下角返回左上角，即從畫面終點回到掃描顯示的起點。所以，消隱時間之內，不允許進行像素數(shù)據(jù)寫入。所以在脈沖控制時間之后，還要經過23行掃描時間的后沿消隱時間，這段時間內不允許寫入像素數(shù)據(jù)，所以要約束時序，即經過23x1040個時鐘周期的后沿消隱時間，才到達允許顯示的時間，即tdisp。允許顯示的時間，即tdisp，數(shù)值上，等

8、于600行掃描過程的全部時間總和。接下來分析行掃描控制過程，行掃描控制信號模式和場掃描控制信號模式必須一致，兩者可采用低電平脈沖觸發(fā)，也可以用高電平脈沖觸發(fā)。本次設計采用高電平觸發(fā)。每次行掃描過程需要1040個脈沖周期，其中有效顯示像素的時間為800個像素周期，即分辨率為800x600。首先行掃描同步信號hsync發(fā)出一個高電平脈沖，占據(jù)120個周期，即hor sync time。之后是后沿消隱時間，占據(jù)64個時鐘周期，所以顯示要從第185個時鐘周期開始，由于計數(shù)器從0開始，所以要從第184個計數(shù)周期開始寫入像素數(shù)據(jù)。寫入800組rgb數(shù)值，寫到第984個時鐘周期為止。場同步要從第29行掃描開

9、始，到第629行掃描為止。行同步和場同步計數(shù)器設計好后，要進行同步信號輸出控制，即0119時鐘周期內進行高電平輸出，從第120周期開始回歸低電平，開始行同步控制。場同步要從05行進行高電平輸出，開始場同步控制，第6行開始回歸低電平。之后要進行設計數(shù)據(jù)部分，設計思想就是確定畫面中的主要顯示點，即確定在第幾行的第幾點顯示數(shù)據(jù)，判斷顯示數(shù)值的位置范圍，其余部分為背景色，統(tǒng)一賦值。采用依次判斷思想。頂層模塊，端口部分，共2個1位輸入端口，分別是時鐘和復位輸入。輸出端口，2個一位的輸出端口，即行同步和場同步。一個三位的輸出端口，即rgb信號輸出端口，每條數(shù)據(jù)線上0表示不顯示，1表示滿色顯示。rgb為00

10、0顯示黑色，111顯示白色。2， 部分核心代碼分析always(posedge clk) 時鐘上升沿觸發(fā) begin 順序執(zhí)行 if(rst) 復位 vcnt = 0; 從0行開始執(zhí)行 else if(vcnt=665) 整個場同步過程占據(jù)666行 vcnt = 0; else if(hcnt=1039) 當每行掃描完成，即經過1040個時鐘周期后，加1 vcnt = vcnt + 1; end output reg2:0 rgb 這個端口定義表示rgb為輸出寄存器，具備兩個屬性 assign hs = (hcnt120) ? 1 : 0;0119時鐘周期內高電平，表示行同步信號 assign

11、 vs = (vcnt= 30 & vcnt =30 & vcnt=184 & hcnt984) 0到5行全行顯示1 rgb =85 & vcnt=184 & hcnt984) 同上 rgb =140 & vcnt=184 & hcnt984) rgb =195 & vcnt=184 & hcnt984) rgb =250 & vcnt=184 & hcnt984) rgb =305 & vcnt=184 & hcnt984) rgb =360 & vcnt=184 & hcnt984) rgb =415 & vcnt=184 & hcnt984) rgb =470 & vcnt=184 &

12、hcnt984) rgb =525 & vcnt=184 & hcnt984) rgb =580 & vcnt=184 & hcnt984) rgb =184 & hcnt194) 數(shù)值是經過計算，線寬10像素 rgb =263 & hcnt273) rgb =342 & hcnt352) rgb =421 & hcnt431) rgb =500 & hcnt510) rgb =579 & hcnt589) rgb =658 & hcnt668) rgb =737 & hcnt747) rgb =816 & hcnt826) rgb =895 & hcnt905) rgb =974 & hcn

13、t984) rgb = 3b111;/white其余部分為黑色 else rgb = 3b0; end三， 硬件部分1， 管腳鎖定根據(jù)開發(fā)板使用手冊指定的管腳鎖定方式，用pace軟件進行管腳鎖定。 圖1.7 管腳鎖定2， 連線調試編譯產生bit文件后，用impact下載到開發(fā)板，斷電，連接vga顯示器，開發(fā)板上電，顯示器顯示10x10的白色方格，其余部分為黑色。四， 附錄本設計全部代碼：odule vga_ctrl( input clk, input rst, output hs, output vs, output reg2:0 rgb );/ 行/場計數(shù)器/ reg 10:0hcnt;/行

14、方向計數(shù)器 reg 9:0 vcnt;/場方向計數(shù)器 /水平方向計數(shù)器 always(posedge clk) begin if(rst) hcnt = 0; else if(hcnt=1039) hcnt = 0; else hcnt = hcnt + 1; end /垂直方向計數(shù)器 always(posedge clk) begin if(rst) vcnt = 0; else if(vcnt=665) vcnt = 0; else if(hcnt=1039) vcnt = vcnt + 1; end assign hs = (hcnt120) ? 1 : 0;/行同步信號 assign

15、vs = (vcnt= 50 & vcnt =50 & vcnt=184 & hcnt984) rgb =105 & vcnt=184 & hcnt984) rgb =160 & vcnt=184 & hcnt984) rgb =215 & vcnt=184 & hcnt984) rgb =270 & vcnt=184 & hcnt984) rgb =325 & vcnt=184 & hcnt984) rgb =380 & vcnt=184 & hcnt984) rgb =435 & vcnt=184 & hcnt984) rgb =490 & vcnt=184 & hcnt984) rgb =545 & vcnt=184 & hcnt984) rgb =600 & vcnt=184 & hcnt984) rgb =184 & hcnt194) rgb =263 & hcnt273) rgb =342 & hcnt352) rgb =421 & hcnt431) rgb =500 & hcnt510) rgb =579 & hcnt589) rgb =658 & hcnt668) rgb =737 & hcnt747)