第四章 主存儲(chǔ)器

1、第四章第四章 主存儲(chǔ)器主存儲(chǔ)器 第一節(jié)第一節(jié) 存儲(chǔ)器概論存儲(chǔ)器概論 第二節(jié)第二節(jié) 主存儲(chǔ)器主存儲(chǔ)器 第三節(jié)第三節(jié) 存貯器的組成與控制存貯器的組成與控制 第四節(jié)第四節(jié) 多體交叉存貯器多體交叉存貯器 本章要求本章要求 掌握掌握主存儲(chǔ)器的分類(lèi)、工作原理、組成方主存儲(chǔ)器的分類(lèi)、工作原理、組成方 式以及與其他部件（如式以及與其他部件（如CPUCPU）的聯(lián)系的聯(lián)系; ;掌握掌握高速高速 緩沖存儲(chǔ)器、磁表面存儲(chǔ)器等的基本組成和工緩沖存儲(chǔ)器、磁表面存儲(chǔ)器等的基本組成和工 作原理作原理; ;具有具有運(yùn)用相同類(lèi)型或不同類(lèi)型存儲(chǔ)器運(yùn)用相同類(lèi)型或不同類(lèi)型存儲(chǔ)器 構(gòu)建具有層次結(jié)構(gòu)的存儲(chǔ)器系統(tǒng)的構(gòu)建具有層次結(jié)構(gòu)的存儲(chǔ)器系

2、統(tǒng)的能力能力。 第一節(jié)第一節(jié) 存儲(chǔ)器概論存儲(chǔ)器概論 是計(jì)算機(jī)系統(tǒng)中的記憶部件是計(jì)算機(jī)系統(tǒng)中的記憶部件, ,用來(lái)存放程用來(lái)存放程 序和數(shù)據(jù)。序和數(shù)據(jù)。 v存儲(chǔ)器的功能存儲(chǔ)器的功能 隨著超大規(guī)模集成電路設(shè)計(jì)與制作技術(shù)的飛隨著超大規(guī)模集成電路設(shè)計(jì)與制作技術(shù)的飛 速發(fā)展，使速發(fā)展，使CPUCPU速度變得驚人的高，而存貯器的取速度變得驚人的高，而存貯器的取 數(shù)和存數(shù)的速度很難與之適配，這使得計(jì)算機(jī)的數(shù)和存數(shù)的速度很難與之適配，這使得計(jì)算機(jī)的 運(yùn)行速度很大程度上受制于存儲(chǔ)器速度。運(yùn)行速度很大程度上受制于存儲(chǔ)器速度。 v存儲(chǔ)器與存儲(chǔ)器與CPUCPU的速度差異的速度差異 如何解決？如何解決？ 后面介紹。后面介

3、紹。 4 v以存儲(chǔ)器為中心的理由以存儲(chǔ)器為中心的理由 計(jì)算機(jī)系統(tǒng)中輸入輸出設(shè)備數(shù)量增多，通過(guò)運(yùn)計(jì)算機(jī)系統(tǒng)中輸入輸出設(shè)備數(shù)量增多，通過(guò)運(yùn) 算器實(shí)現(xiàn)存儲(chǔ)器與輸入輸出設(shè)備之間的數(shù)據(jù)交算器實(shí)現(xiàn)存儲(chǔ)器與輸入輸出設(shè)備之間的數(shù)據(jù)交 換，將大大加重運(yùn)算器的負(fù)擔(dān)；換，將大大加重運(yùn)算器的負(fù)擔(dān)； 共享存儲(chǔ)器的多處理機(jī)的出現(xiàn)，利用存儲(chǔ)器存共享存儲(chǔ)器的多處理機(jī)的出現(xiàn)，利用存儲(chǔ)器存 放共享數(shù)據(jù)，并實(shí)現(xiàn)處理機(jī)之間的通信，更加放共享數(shù)據(jù)，并實(shí)現(xiàn)處理機(jī)之間的通信，更加 強(qiáng)了存儲(chǔ)器作為全機(jī)中心的作用。強(qiáng)了存儲(chǔ)器作為全機(jī)中心的作用。 計(jì)算機(jī)正在執(zhí)行的程序和數(shù)據(jù)均存在存儲(chǔ)器中。計(jì)算機(jī)正在執(zhí)行的程序和數(shù)據(jù)均存在存儲(chǔ)器中。 傳統(tǒng)計(jì)算機(jī)由

4、傳統(tǒng)計(jì)算機(jī)由“三器兩備三器兩備”組成組成, ,以運(yùn)算器為以運(yùn)算器為 中心中心, ,而現(xiàn)代計(jì)算機(jī)均以存儲(chǔ)器為中心。而現(xiàn)代計(jì)算機(jī)均以存儲(chǔ)器為中心。 5 v存儲(chǔ)器分類(lèi)存儲(chǔ)器分類(lèi) 按存儲(chǔ)介質(zhì)分類(lèi)按存儲(chǔ)介質(zhì)分類(lèi): : 雙極性半導(dǎo)體存儲(chǔ)器雙極性半導(dǎo)體存儲(chǔ)器速度快速度快; ;MOSMOS半導(dǎo)體存半導(dǎo)體存 儲(chǔ)器儲(chǔ)器集成度高集成度高, ,制造簡(jiǎn)單制造簡(jiǎn)單, ,成本低成本低, ,功耗小。功耗小。 q半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器 雙極性半導(dǎo)體存儲(chǔ)器雙極性半導(dǎo)體存儲(chǔ)器 MOSMOS半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器 存儲(chǔ)器的種類(lèi)繁多存儲(chǔ)器的種類(lèi)繁多, ,從不同角度對(duì)存儲(chǔ)器可作從不同角度對(duì)存儲(chǔ)器可作 不同的分類(lèi)。不同的分類(lèi)。 q磁表

5、面存儲(chǔ)器磁表面存儲(chǔ)器 磁表面存儲(chǔ)器是在金屬或塑料基體的表面上磁表面存儲(chǔ)器是在金屬或塑料基體的表面上 涂一層磁性材料作為記錄介質(zhì)，工作時(shí)磁層隨載涂一層磁性材料作為記錄介質(zhì)，工作時(shí)磁層隨載 體高速運(yùn)轉(zhuǎn)，用磁頭在磁層上進(jìn)行讀寫(xiě)操作。體高速運(yùn)轉(zhuǎn)，用磁頭在磁層上進(jìn)行讀寫(xiě)操作。 按載磁體形狀的不同分為：按載磁體形狀的不同分為： 磁盤(pán)、磁帶和磁鼓磁盤(pán)、磁帶和磁鼓。 q光盤(pán)存儲(chǔ)器光盤(pán)存儲(chǔ)器 光盤(pán)存儲(chǔ)器是應(yīng)用激光在記錄介質(zhì)上進(jìn)行讀光盤(pán)存儲(chǔ)器是應(yīng)用激光在記錄介質(zhì)上進(jìn)行讀 寫(xiě)的存儲(chǔ)器。其特點(diǎn)寫(xiě)的存儲(chǔ)器。其特點(diǎn)是非易失性、記錄密度高、是非易失性、記錄密度高、 耐用性好、可靠性高和可互性強(qiáng)。耐用性好、可靠性高和可互性強(qiáng)

6、。 7 p隨機(jī)存儲(chǔ)器隨機(jī)存儲(chǔ)器RAMRAM（Random Access MemoryRandom Access Memory） 按存取方式分類(lèi)按存取方式分類(lèi) 特點(diǎn)特點(diǎn)是任何一個(gè)存儲(chǔ)單元的內(nèi)容均可隨機(jī)存取，是任何一個(gè)存儲(chǔ)單元的內(nèi)容均可隨機(jī)存取， 而且存取時(shí)間與存儲(chǔ)單元的物理位置無(wú)關(guān)，而且存取時(shí)間與存儲(chǔ)單元的物理位置無(wú)關(guān)，它們它們 存儲(chǔ)的內(nèi)容斷電則消失故稱為易失性存儲(chǔ)器存儲(chǔ)的內(nèi)容斷電則消失故稱為易失性存儲(chǔ)器。 根據(jù)其存儲(chǔ)信息原理的不同又分為根據(jù)其存儲(chǔ)信息原理的不同又分為 靜態(tài)靜態(tài)RAMRAM（以觸發(fā)器原理寄存信息）以觸發(fā)器原理寄存信息） 動(dòng)態(tài)動(dòng)態(tài)DRAMDRAM（以電容充放電原理寄存信息）（以電容

7、充放電原理寄存信息） 8 p只讀存儲(chǔ)器（只讀存儲(chǔ)器（ROM） 特點(diǎn)特點(diǎn)是只能對(duì)其內(nèi)容讀出，不能對(duì)其寫(xiě)入是只能對(duì)其內(nèi)容讀出，不能對(duì)其寫(xiě)入 的存儲(chǔ)器。的存儲(chǔ)器。其內(nèi)容斷電也不消失故稱為非易失其內(nèi)容斷電也不消失故稱為非易失 性存儲(chǔ)器。性存儲(chǔ)器。通常用于存放固定不變的程序、常通常用于存放固定不變的程序、常 數(shù)、漢字庫(kù)以及系統(tǒng)核心程序等。數(shù)、漢字庫(kù)以及系統(tǒng)核心程序等。 根據(jù)制作工藝的不同根據(jù)制作工藝的不同ROMROM分為：分為： MROMMROM，PROMPROM，EPROMEPROM，EEPROMEEPROM，F(xiàn)lash MemoryFlash Memory p串行訪問(wèn)存儲(chǔ)器串行訪問(wèn)存儲(chǔ)器 特點(diǎn)特點(diǎn)是

8、對(duì)存儲(chǔ)單元進(jìn)行讀寫(xiě)操作時(shí)，需按是對(duì)存儲(chǔ)單元進(jìn)行讀寫(xiě)操作時(shí)，需按 其物理位置的先后順序?qū)ふ业刂?。如串行半?dǎo)其物理位置的先后順序?qū)ふ业刂贰Ｈ绱邪雽?dǎo) 體存器、磁帶等。體存器、磁帶等。 9 q主存儲(chǔ)器主存儲(chǔ)器 按按在計(jì)算機(jī)中的作用分在計(jì)算機(jī)中的作用分 主要特點(diǎn)：主要特點(diǎn)：可直接和可直接和CPUCPU交換信息。交換信息。 q輔助存儲(chǔ)器輔助存儲(chǔ)器 主要特點(diǎn)：主要特點(diǎn)：主存儲(chǔ)器的后援存儲(chǔ)器，用來(lái)主存儲(chǔ)器的后援存儲(chǔ)器，用來(lái) 存放當(dāng)前暫時(shí)不用的程序和數(shù)據(jù)，不能直接存放當(dāng)前暫時(shí)不用的程序和數(shù)據(jù)，不能直接 和和CPUCPU交換信息。交換信息。 主存比輔存速度快、容量小、位價(jià)格高。主存比輔存速度快、容量小、位價(jià)格高

9、。 q高速緩沖存儲(chǔ)器高速緩沖存儲(chǔ)器Cache 主要特點(diǎn)：主要特點(diǎn)：存取速度快，容量小，存儲(chǔ)控制存取速度快，容量小，存儲(chǔ)控制 和管理由硬件實(shí)現(xiàn)，用于兩個(gè)速度不同部件和管理由硬件實(shí)現(xiàn)，用于兩個(gè)速度不同部件 間的緩沖。間的緩沖。 10 速度、容量、價(jià)格速度、容量、價(jià)格三者難以統(tǒng)一，一般情況三者難以統(tǒng)一，一般情況 下速度越高，位價(jià)就越高；容量越大，位價(jià)下速度越高，位價(jià)就越高；容量越大，位價(jià) 越低；容量越大，速度必然越低。越低；容量越大，速度必然越低。 存儲(chǔ)器的層次結(jié)構(gòu)存儲(chǔ)器的層次結(jié)構(gòu) 訪存局部性訪存局部性 時(shí)間局部性時(shí)間局部性 空間局部性空間局部性 Cache 主存儲(chǔ)器主存儲(chǔ)器 輔助存儲(chǔ)器輔助存儲(chǔ)器

10、價(jià)價(jià) 格格 速速 度度 11 第二節(jié)第二節(jié) 主存儲(chǔ)器主存儲(chǔ)器 CPUCPU運(yùn)行處理的程序和數(shù)據(jù)存放在主存儲(chǔ)器中，運(yùn)行處理的程序和數(shù)據(jù)存放在主存儲(chǔ)器中， 因此主存速度要快，主存主要采用半導(dǎo)體材料。因此主存速度要快，主存主要采用半導(dǎo)體材料。 主存儲(chǔ)器的主要技術(shù)指標(biāo)主存儲(chǔ)器的主要技術(shù)指標(biāo) 速度速度( (存取時(shí)間、存儲(chǔ)周期存取時(shí)間、存儲(chǔ)周期) )、容量、價(jià)格。、容量、價(jià)格。 存儲(chǔ)容量：存儲(chǔ)容量：能夠存放信息的總量，通常以字節(jié)能夠存放信息的總量，通常以字節(jié) (Byte)(Byte)為單位。為單位。B B、KBKB、MBMB、GBGB、TBTB。 存取時(shí)間：存取時(shí)間：從啟動(dòng)一次存儲(chǔ)器操作（讀或?qū)懀膯?dòng)一

11、次存儲(chǔ)器操作（讀或?qū)懀?到完成該操作所經(jīng)歷的時(shí)間。到完成該操作所經(jīng)歷的時(shí)間。 存儲(chǔ)周期：存儲(chǔ)周期：連續(xù)啟動(dòng)兩次獨(dú)立的存儲(chǔ)器操作所連續(xù)啟動(dòng)兩次獨(dú)立的存儲(chǔ)器操作所 需要的最短時(shí)間間隔。需要的最短時(shí)間間隔。 存儲(chǔ)器的價(jià)格：存儲(chǔ)器的價(jià)格：通常以每位價(jià)格來(lái)衡量通常以每位價(jià)格來(lái)衡量 12 其它技術(shù)指標(biāo)其它技術(shù)指標(biāo) 可靠性、存儲(chǔ)密度、功耗、物理尺寸可靠性、存儲(chǔ)密度、功耗、物理尺寸( (集成度集成度) ) 主存儲(chǔ)器與主存儲(chǔ)器與CPU的連接的連接 CPU ARDR 主存儲(chǔ)器主存儲(chǔ)器 Kn 地址總線地址總線AB 數(shù)據(jù)總線數(shù)據(jù)總線DB 控制總線控制總線CB R/W Ready 連接由總線支持，連接由總線支持， 包括

12、包括DBDB、ABAB、CBCB 主主存儲(chǔ)器的基本操作存儲(chǔ)器的基本操作 CPU等待從主存發(fā)來(lái)的回答信號(hào)，通知等待從主存發(fā)來(lái)的回答信號(hào)，通知CPU“讀讀”操作操作 完成完成 p主存通過(guò)主存通過(guò)Ready線回答，為線回答，為“1”時(shí)表明存儲(chǔ)地址的內(nèi)時(shí)表明存儲(chǔ)地址的內(nèi) 容已讀出，并放在數(shù)據(jù)總線上，可送人容已讀出，并放在數(shù)據(jù)總線上，可送人DR CPU ARDR 主存儲(chǔ)器主存儲(chǔ)器 Kn 地址總線地址總線AB 數(shù)據(jù)總線數(shù)據(jù)總線DB 控制總線控制總線CB R/W Ready CPU將地址送將地址送AR， 經(jīng)經(jīng)AB送往主存，送往主存， CPU經(jīng)經(jīng)CB發(fā)發(fā)“讀讀” 請(qǐng)求請(qǐng)求 讀操作讀操作 寫(xiě)操作寫(xiě)操作 讀操作過(guò)

13、程讀操作過(guò)程 CPU ARDR 主存儲(chǔ)器主存儲(chǔ)器 Kn 地址總線地址總線AB 數(shù)據(jù)總線數(shù)據(jù)總線DB 控制總線控制總線CB R/W Ready CPU字地址送到字地址送到AR， 經(jīng)經(jīng)AB送主存，送主存，CPU將將 字送字送DR，并送，并送DB， CPU發(fā)出發(fā)出“寫(xiě)寫(xiě)”命令命令 寫(xiě)操作過(guò)程寫(xiě)操作過(guò)程 CPU等待從主存儲(chǔ)器發(fā)來(lái)的回答信號(hào)，通知等待從主存儲(chǔ)器發(fā)來(lái)的回答信號(hào)，通知 CPU“寫(xiě)寫(xiě)”操作完成操作完成 p主存從主存從DB接收到信息字并按接收到信息字并按AB指定地址存儲(chǔ)，并指定地址存儲(chǔ)，并 經(jīng)經(jīng)Ready控制線發(fā)回寫(xiě)操作完成信號(hào)控制線發(fā)回寫(xiě)操作完成信號(hào) 讀讀/寫(xiě)寫(xiě)存儲(chǔ)器存儲(chǔ)器 p其存儲(chǔ)的內(nèi)容斷電

14、則消失故稱為其存儲(chǔ)的內(nèi)容斷電則消失故稱為易失性易失性存儲(chǔ)器存儲(chǔ)器 p按帶電工作時(shí)，能否長(zhǎng)時(shí)間保存信息又分為按帶電工作時(shí)，能否長(zhǎng)時(shí)間保存信息又分為 u靜態(tài)隨機(jī)存儲(chǔ)器（靜態(tài)隨機(jī)存儲(chǔ)器（SRAM） 利用觸發(fā)器保存信息利用觸發(fā)器保存信息 u動(dòng)態(tài)隨機(jī)存儲(chǔ)器（動(dòng)態(tài)隨機(jī)存儲(chǔ)器（DRAM） 利用利用MOS電容存儲(chǔ)電荷來(lái)保存信息電容存儲(chǔ)電荷來(lái)保存信息 隨機(jī)讀寫(xiě)存儲(chǔ)器（隨機(jī)讀寫(xiě)存儲(chǔ)器（RAM） 1.1. 靜態(tài)存儲(chǔ)器單元靜態(tài)存儲(chǔ)器單元 單元電路單元電路T1T6管組成，管組成，T1T4組成兩個(gè)反相器，組成兩個(gè)反相器， 兩個(gè)反相器兩個(gè)反相器交叉耦合連接，組成一個(gè)觸發(fā)器交叉耦合連接，組成一個(gè)觸發(fā)器 T3/T4管為負(fù)載管管

15、為負(fù)載管 T5/T6管管 ：控制觸發(fā)器與位線的接通控制觸發(fā)器與位線的接通 VDD T3 T1 T4 T2 T5 T6 字（行）選擇線 位線2 A B VGG VSS 位線1 A. 靜態(tài)存儲(chǔ)器（靜態(tài)存儲(chǔ)器（SRAM） VDD T3 T1 T4 T2 T5 T6 字（行）選擇線 位線2 A B VGG VSS 位線1 字選擇線輸入高電平，單元字選擇線輸入高電平，單元T5、T6選通，位線選通，位線1和位和位 線線2接高電位，若原存儲(chǔ)的是接高電位，若原存儲(chǔ)的是“1”態(tài)（態(tài)（T1導(dǎo)通，導(dǎo)通，T2 截止截止)，就有電流自位線，就有電流自位線1經(jīng)經(jīng)T5流向流向T1，在位線，在位線1上產(chǎn)上產(chǎn) 生一個(gè)負(fù)脈沖。因

16、生一個(gè)負(fù)脈沖。因T2截止，位線截止，位線2不產(chǎn)生負(fù)脈沖。不產(chǎn)生負(fù)脈沖。 為為0態(tài)時(shí)，態(tài)時(shí)，T1截止，截止，T2導(dǎo)通，與上述情況相反導(dǎo)通，與上述情況相反 哪一位線上出現(xiàn)負(fù)脈沖來(lái)判定讀的是哪一位線上出現(xiàn)負(fù)脈沖來(lái)判定讀的是“1”或或“0” 靜態(tài)存儲(chǔ)器單元讀靜態(tài)存儲(chǔ)器單元讀 VDD T3 T1 T4 T2 T5 T6 字（行）選擇線 位線2 A B VGG VSS 位線1 字選擇線輸入高電平，單元字選擇線輸入高電平，單元T5、T6選通。選通。 位線位線1、位線、位線2分別送高電平和低電平，或相反，分別送高電平和低電平，或相反， 便可迫使觸發(fā)器狀態(tài)發(fā)生變化，從而把便可迫使觸發(fā)器狀態(tài)發(fā)生變化，從而把“1”

17、或或 “0”信息寫(xiě)入。信息寫(xiě)入。 靜態(tài)存儲(chǔ)器單元寫(xiě)靜態(tài)存儲(chǔ)器單元寫(xiě) 2. 161位靜態(tài)存儲(chǔ)器組成位靜態(tài)存儲(chǔ)器組成 Y Y 譯譯 碼碼 器器 位線位線2 2 V VDD DD T3T3 T1T1 T4T4 T2T2 T5T5T6T6 V VGG GG V VSS SS T7T7T8T8 位線位線1 1 字（行）選擇線字（行）選擇線 V VDD DD T3T3 T1T1 T4T4 T2T2 T5T5T6T6 V VGG GG V VSS SS T7T7 T8T8 位線位線1 1 位線位線2 2 位線位線2 2 V VDD DD T3T3 T1T1 T4T4 T2T2 T5T5T6T6 V VGG

18、GG V VSS SS T7T7 T8T8 位線位線1 1 V VDD DD T3T3 T1T1 T4T4 T2T2 T5T5T6T6 V VGG GG V VSS SS T7T7T8T8 位線位線1 1 位線位線2 2 列選擇線列選擇線 0 03 3 A A2 2 A A3 3 寫(xiě)入寫(xiě)入 電路電路 讀出讀出 放大放大 DIN DOUT /WE X X 譯譯 碼碼 器器 A A0 0 A A1 1 0 0 3 3 行行 地地 址址 數(shù)數(shù) 據(jù)據(jù) 控控 制制 列列 地地 址址 存儲(chǔ)單元陣列存儲(chǔ)單元陣列 存儲(chǔ)單元陣列存儲(chǔ)單元陣列 存儲(chǔ)單元陣列存儲(chǔ)單元陣列 行行 地地 址址 譯譯 碼碼 行行 選選 擇

19、擇 驅(qū)驅(qū) 動(dòng)動(dòng) 存儲(chǔ)單元陣列存儲(chǔ)單元陣列 列列I/O電路電路 列選擇驅(qū)動(dòng)列選擇驅(qū)動(dòng) 列地址譯碼列地址譯碼 數(shù)據(jù)數(shù)據(jù) 驅(qū)動(dòng)驅(qū)動(dòng) 控制控制 電路電路 地址碼分兩組地址碼分兩組 前一半經(jīng)行地址譯碼前一半經(jīng)行地址譯碼 器和驅(qū)動(dòng)器選擇存儲(chǔ)器和驅(qū)動(dòng)器選擇存儲(chǔ) 陣列的某一行陣列的某一行 后一半經(jīng)列地址譯碼后一半經(jīng)列地址譯碼 器和驅(qū)動(dòng)器選擇存儲(chǔ)器和驅(qū)動(dòng)器選擇存儲(chǔ) 陣列的某一列讀寫(xiě)電陣列的某一列讀寫(xiě)電 路，再通過(guò)控制電路路，再通過(guò)控制電路 與數(shù)據(jù)輸入、輸出端與數(shù)據(jù)輸入、輸出端 相連相連 控制信號(hào)：寫(xiě)允許控制信號(hào)：寫(xiě)允許 WE#、片選、片選CS# 片選有效時(shí)，片選有效時(shí)，WE#為為 低則寫(xiě)，否則為讀低則寫(xiě)，否則為

20、讀 存儲(chǔ)器芯片存儲(chǔ)器芯片 3. 靜態(tài)存儲(chǔ)器（靜態(tài)存儲(chǔ)器（SRAM）讀寫(xiě)時(shí)序讀寫(xiě)時(shí)序 靜態(tài)存儲(chǔ)器的控制信號(hào)、地址信號(hào)、數(shù)據(jù)信號(hào)靜態(tài)存儲(chǔ)器的控制信號(hào)、地址信號(hào)、數(shù)據(jù)信號(hào) 在時(shí)間配合上有一定要求在時(shí)間配合上有一定要求 （1）SRAM讀周期時(shí)序讀周期時(shí)序 有兩種：有兩種： u片選信號(hào)先建立片選信號(hào)先建立 u地址信號(hào)先建立地址信號(hào)先建立 Adr CS DOUT 地址地址 建立建立 地址地址 失效失效 數(shù)據(jù)有效數(shù)據(jù)有效 數(shù)據(jù)線數(shù)據(jù)線 輸出高阻輸出高阻 下一地下一地 址建立址建立 taAdr 地址讀數(shù)時(shí)間地址讀數(shù)時(shí)間 taAdr 讀周期讀周期tRC WE 片選信號(hào)先建立片選信號(hào)先建立 片選信號(hào)后建立片選信號(hào)

21、后建立 Adr CS DOUT 地址地址 建立建立 數(shù)據(jù)有效數(shù)據(jù)有效 t T WE DOUT CS Adr DIN WE 地址對(duì)寫(xiě)允地址對(duì)寫(xiě)允 許建立時(shí)間許建立時(shí)間 tsu Adr Adr th地址對(duì)寫(xiě)允地址對(duì)寫(xiě)允 許保持時(shí)間許保持時(shí)間 th DIN 數(shù)據(jù)對(duì)寫(xiě)允數(shù)據(jù)對(duì)寫(xiě)允 許保持時(shí)間許保持時(shí)間 tsu DIN 數(shù)據(jù)對(duì)寫(xiě)允數(shù)據(jù)對(duì)寫(xiě)允 許建立時(shí)間許建立時(shí)間 tsu CS 片選對(duì)寫(xiě)控片選對(duì)寫(xiě)控 制建立時(shí)間制建立時(shí)間 th CS 片選對(duì)寫(xiě)控片選對(duì)寫(xiě)控 制保持時(shí)間制保持時(shí)間 寫(xiě)周期寫(xiě)周期tWC tW WE 最小寫(xiě)允許寬度最小寫(xiě)允許寬度 （2）SRAM寫(xiě)周期時(shí)序?qū)懼芷跁r(shí)序 B. 動(dòng)態(tài)存儲(chǔ)器（動(dòng)態(tài)存儲(chǔ)器（D

22、RAM） VDD 預(yù)充電預(yù)充電 信號(hào)信號(hào) T3 T2 T4 T1 寫(xiě)數(shù)據(jù)線寫(xiě)數(shù)據(jù)線 讀數(shù)據(jù)線讀數(shù)據(jù)線 寫(xiě)寫(xiě) 入入 選擇線選擇線 讀讀 出出 選擇線選擇線 Cg 預(yù)充電信號(hào)為高，預(yù)充電信號(hào)為高，T4導(dǎo)通，導(dǎo)通， 讀出數(shù)據(jù)線為高讀出數(shù)據(jù)線為高 讀出選擇線為高，讀出選擇線為高，T3導(dǎo)通：導(dǎo)通： p若若Cg上儲(chǔ)存有電荷，上儲(chǔ)存有電荷，T2導(dǎo)導(dǎo) 通，讀出數(shù)據(jù)線通過(guò)通，讀出數(shù)據(jù)線通過(guò)T3 、 T2接地，讀出電壓為低接地，讀出電壓為低 電平電平 p若若Cg上無(wú)電荷，上無(wú)電荷，T2截止，截止， 讀出數(shù)據(jù)線電壓無(wú)變化讀出數(shù)據(jù)線電壓無(wú)變化 讀出讀出 由讀出數(shù)據(jù)線的電平高低判斷由讀出數(shù)據(jù)線的電平高低判斷“1”或或“

23、0” 1. DRAM三管存儲(chǔ)單元電路三管存儲(chǔ)單元電路 1. DRAM三管存儲(chǔ)單元電路三管存儲(chǔ)單元電路 在寫(xiě)數(shù)據(jù)線上加上寫(xiě)入信在寫(xiě)數(shù)據(jù)線上加上寫(xiě)入信 號(hào)：高或低號(hào)：高或低 寫(xiě)入選擇線為高，寫(xiě)入選擇線為高，T1導(dǎo)通：導(dǎo)通： p若寫(xiě)入若寫(xiě)入“1”，對(duì)，對(duì)Cg充電充電 p若寫(xiě)入若寫(xiě)入“0”，對(duì)，對(duì)Cg放電放電 寫(xiě)入寫(xiě)入 優(yōu)點(diǎn)：電路穩(wěn)定優(yōu)點(diǎn)：電路穩(wěn)定 缺點(diǎn)：布線復(fù)雜，元件較多，不利于大容量集成缺點(diǎn)：布線復(fù)雜，元件較多，不利于大容量集成 保持：保持：寫(xiě)入選擇線為低，寫(xiě)入選擇線為低， T1截止，截止，Cg電壓保持不變電壓保持不變 VDD 預(yù)充電預(yù)充電 信號(hào)信號(hào) T3 T2 T4 T1 寫(xiě)數(shù)據(jù)線寫(xiě)數(shù)據(jù)線 讀數(shù)

24、據(jù)線讀數(shù)據(jù)線 寫(xiě)寫(xiě) 入入 選擇線選擇線 讀讀 出出 選擇線選擇線 Cg 27 2. DRAM單單管存儲(chǔ)單元電路管存儲(chǔ)單元電路 單元電路由一個(gè)晶體管單元電路由一個(gè)晶體管T和一個(gè)和一個(gè) 與與T的源極的源極S相連的相連的MOS電容電容Cs組組 成成 保持狀態(tài)保持狀態(tài) 字線字線W為為0，T截止，切斷了電截止，切斷了電 容容CS的通路，既不充電也不放電，的通路，既不充電也不放電， 保持原來(lái)的狀態(tài)不變保持原來(lái)的狀態(tài)不變 電容電容C上有無(wú)電荷分別表示上有無(wú)電荷分別表示1和和0 外部只設(shè)置一條字線和一條數(shù)據(jù)外部只設(shè)置一條字線和一條數(shù)據(jù) 線，字線起地址選擇作用線，字線起地址選擇作用 VSS DS G 字線字線W

25、 T CS VS 數(shù)數(shù) 據(jù)據(jù) 線線 CD 位線位線 28 DRAM單管存儲(chǔ)單元寫(xiě)單管存儲(chǔ)單元寫(xiě) 字線字線W作用高電平，晶體管作用高電平，晶體管T導(dǎo)導(dǎo) 通通 寫(xiě)入寫(xiě)入 “1”:數(shù)據(jù)線數(shù)據(jù)線D加高電位，加高電位， 則數(shù)據(jù)線上的高電位通過(guò)則數(shù)據(jù)線上的高電位通過(guò)T對(duì)對(duì)CS 充電，充電，VS為高電平，即寫(xiě)入為高電平，即寫(xiě)入 “1” 2. DRAM單單管存儲(chǔ)單元電路管存儲(chǔ)單元電路 VSS DS G 字線字線W T CS VS 數(shù)數(shù) 據(jù)據(jù) 線線 CD 位線位線 寫(xiě)入寫(xiě)入“0”:數(shù)據(jù)線數(shù)據(jù)線D加低電位，加低電位， 數(shù)據(jù)線上的低電數(shù)據(jù)線上的低電 位通過(guò)位通過(guò)T與與CS連連通，電容放電，使通，電容放電，使VS變?yōu)?/p>

26、低電平，變?yōu)榈碗娖剑?即寫(xiě)入即寫(xiě)入“0” 29 DRAM單管存儲(chǔ)單元讀單管存儲(chǔ)單元讀 字線字線W作用高電平，晶體管作用高電平，晶體管T導(dǎo)導(dǎo) 通通 原存原存“0”，CS上無(wú)電荷，上無(wú)電荷，VS為低為低 電位，通過(guò)電位，通過(guò)T與數(shù)據(jù)線連通，也與數(shù)據(jù)線連通，也 為低電位，表示讀出為低電位，表示讀出“0” 2. DRAM單單管存儲(chǔ)單元電路管存儲(chǔ)單元電路 VSS DS G 字線字線W T CS VS 數(shù)數(shù) 據(jù)據(jù) 線線 CD 位線位線 p原存原存“1”，CS上上有電荷，有電荷， VS為高電位，通過(guò)為高電位，通過(guò)T讀讀 到數(shù)據(jù)線上，數(shù)據(jù)線為高電位，表示到數(shù)據(jù)線上，數(shù)據(jù)線為高電位，表示 讀出讀出“1” 30

27、優(yōu)缺點(diǎn)優(yōu)缺點(diǎn) 2. DRAM單單管存儲(chǔ)單元電路管存儲(chǔ)單元電路 VSS DS G 字線字線W T CS VS 數(shù)數(shù) 據(jù)據(jù) 線線 CD 位線位線 u優(yōu)點(diǎn)優(yōu)點(diǎn) p線路簡(jiǎn)單、集成度高、功耗低、線路簡(jiǎn)單、集成度高、功耗低、 價(jià)格便宜價(jià)格便宜 p需要刷新需要刷新/再生電路再生電路 u讀出時(shí)讀出時(shí)CS要放電要放電 u漏電阻的存在，隨著時(shí)間的漏電阻的存在，隨著時(shí)間的 推移，推移，CS上電荷會(huì)漏失上電荷會(huì)漏失 p需要高靈敏度的讀放需要高靈敏度的讀放 u讀出信號(hào)非常微弱讀出信號(hào)非常微弱 u缺點(diǎn)缺點(diǎn) 31 3. 16K1位動(dòng)態(tài)存儲(chǔ)器組成位動(dòng)態(tài)存儲(chǔ)器組成 為什么分行、為什么分行、 列地址？列地址？ 地址分兩次輸入，先

28、送行地址，后送列地址，行地地址分兩次輸入，先送行地址，后送列地址，行地 址由址由RAS#輸入，列地址由輸入，列地址由CAS#輸入輸入 讀出放大器由對(duì)稱觸發(fā)器構(gòu)成，每列一個(gè)，共讀出放大器由對(duì)稱觸發(fā)器構(gòu)成，每列一個(gè)，共 128個(gè)，讀放兩邊各連個(gè)，讀放兩邊各連64個(gè)存儲(chǔ)單元，構(gòu)成對(duì)稱個(gè)存儲(chǔ)單元，構(gòu)成對(duì)稱 分布分布 采用多字一位結(jié)構(gòu)，存儲(chǔ)矩陣由采用多字一位結(jié)構(gòu)，存儲(chǔ)矩陣由2個(gè)個(gè)64 128陣列組陣列組 成，存儲(chǔ)單元采用單管電路，由行、列地址譯碼驅(qū)成，存儲(chǔ)單元采用單管電路，由行、列地址譯碼驅(qū) 動(dòng)，動(dòng)，1次讀寫(xiě)次讀寫(xiě)1個(gè)單元個(gè)單元 3. 16K1位動(dòng)態(tài)存儲(chǔ)器組成位動(dòng)態(tài)存儲(chǔ)器組成 何謂刷新：何謂刷新：由于電

29、容漏電阻的存在，電容上的電荷不由于電容漏電阻的存在，電容上的電荷不 可能長(zhǎng)久保存，需要定期地對(duì)電容充電，以補(bǔ)充泄漏可能長(zhǎng)久保存，需要定期地對(duì)電容充電，以補(bǔ)充泄漏 恢復(fù)原來(lái)的電荷，這一充電過(guò)程稱為再生恢復(fù)原來(lái)的電荷，這一充電過(guò)程稱為再生（刷新）（刷新） 實(shí)現(xiàn)方法：實(shí)現(xiàn)方法：利用利用“讀出讀出”方式進(jìn)行刷新方式進(jìn)行刷新 讀出時(shí)，讀出放大器又使相應(yīng)存儲(chǔ)單元的存儲(chǔ)信息讀出時(shí)，讀出放大器又使相應(yīng)存儲(chǔ)單元的存儲(chǔ)信息 自動(dòng)恢復(fù)自動(dòng)恢復(fù) 由于每一列均有一個(gè)讀出放大器，故刷新時(shí)，每次由于每一列均有一個(gè)讀出放大器，故刷新時(shí)，每次 可刷新一行，依次選擇行，當(dāng)把所有行全部讀出一可刷新一行，依次選擇行，當(dāng)把所有行全部讀

30、出一 遍，就完成了對(duì)整個(gè)存儲(chǔ)器的刷新遍，就完成了對(duì)整個(gè)存儲(chǔ)器的刷新 刷新間隔時(shí)間：刷新間隔時(shí)間：對(duì)于對(duì)于DRAM，再生一般應(yīng)在小于或等，再生一般應(yīng)在小于或等 于于2ms的時(shí)間內(nèi)進(jìn)行一次的時(shí)間內(nèi)進(jìn)行一次 4. 動(dòng)態(tài)存儲(chǔ)器再生動(dòng)態(tài)存儲(chǔ)器再生/刷新刷新 為什么為什么 RAS#RAS#、CAS#CAS#與地址的時(shí)序關(guān)系與地址的時(shí)序關(guān)系 5. 動(dòng)態(tài)存儲(chǔ)器操作時(shí)序動(dòng)態(tài)存儲(chǔ)器操作時(shí)序 由由RAS#下沿把行地址打入行地址下沿把行地址打入行地址鎖存器，鎖存器，CAS#下沿把下沿把 列地址打入列地址鎖存器，列地址打入列地址鎖存器，CAS#下降沿滯后下降沿滯后RAS #下降沿下降沿 RAS#、CAS#的正、負(fù)電平寬

31、度應(yīng)分別大于手冊(cè)規(guī)定值的正、負(fù)電平寬度應(yīng)分別大于手冊(cè)規(guī)定值 滿足此要求，滿足此要求，CAS#的上升沿可在的上升沿可在RAS#的正電平也可的正電平也可 在在RAS#的負(fù)電平期間發(fā)生的負(fù)電平期間發(fā)生 行地址對(duì)行地址對(duì)RAS#的下降沿以及列地址對(duì)的下降沿以及列地址對(duì)CAS#的下降沿，的下降沿， 均應(yīng)有足夠的地址建立時(shí)間和地址保持時(shí)間均應(yīng)有足夠的地址建立時(shí)間和地址保持時(shí)間 5. 動(dòng)態(tài)存儲(chǔ)器操作時(shí)序動(dòng)態(tài)存儲(chǔ)器操作時(shí)序 讀工作方式讀工作方式 t cRD是讀工作周期，指完成一次是讀工作周期，指完成一次“讀讀”所需的最小時(shí)間所需的最小時(shí)間 確保正常讀出，確保正常讀出，WE#=1應(yīng)在列地址送入前應(yīng)在列地址送入前

32、(即即CAS#下降下降 沿到來(lái)前沿到來(lái)前)建立，在建立，在CAS#上升沿到來(lái)后撤除上升沿到來(lái)后撤除 5. 動(dòng)態(tài)存儲(chǔ)器操作時(shí)序動(dòng)態(tài)存儲(chǔ)器操作時(shí)序 寫(xiě)工作方式寫(xiě)工作方式 tcWR寫(xiě)工作周期，指完成一次寫(xiě)工作周期，指完成一次“寫(xiě)寫(xiě)”所需的最小時(shí)間所需的最小時(shí)間 WE#=0在在CAS#下沿之前建立，在下沿之前建立，在CAS#下沿之后撤除下沿之后撤除 WE#=0以及以及DIN的建立時(shí)間和保持時(shí)間都是相對(duì)于的建立時(shí)間和保持時(shí)間都是相對(duì)于CAS# 的下降沿；的下降沿； WE#的負(fù)電平應(yīng)有足夠的寬度的負(fù)電平應(yīng)有足夠的寬度 寫(xiě)過(guò)程中寫(xiě)過(guò)程中DOUT 保持高阻態(tài)保持高阻態(tài) 5. 動(dòng)態(tài)存儲(chǔ)器操作時(shí)序動(dòng)態(tài)存儲(chǔ)器操作時(shí)

33、序 頁(yè)面工作方式頁(yè)面工作方式 當(dāng)當(dāng)RAS#下降沿到來(lái)后，鎖存行地址，然后保持下降沿到來(lái)后，鎖存行地址，然后保持RAS#=0； 在在RAS#=0期間不斷變化列地址和期間不斷變化列地址和CAS#，便可對(duì)某一行便可對(duì)某一行 的所有單元連續(xù)地進(jìn)行讀的所有單元連續(xù)地進(jìn)行讀/寫(xiě)寫(xiě) 頁(yè)面工作方式：頁(yè)面讀、頁(yè)面寫(xiě)、頁(yè)面讀頁(yè)面工作方式：頁(yè)面讀、頁(yè)面寫(xiě)、頁(yè)面讀-改寫(xiě)改寫(xiě) 優(yōu)點(diǎn)：速度快，功耗小優(yōu)點(diǎn)：速度快，功耗小 p一次行地址，多個(gè)一次行地址，多個(gè)CAS周期，節(jié)省了時(shí)間和功耗周期，節(jié)省了時(shí)間和功耗 5. 動(dòng)態(tài)存儲(chǔ)器操作時(shí)序動(dòng)態(tài)存儲(chǔ)器操作時(shí)序 刷新工作方式刷新工作方式 DRAM的刷新間隔一般是的刷新間隔一般是2ms

34、為保證為保證2ms內(nèi)所有單元都能刷新到，則要求每次內(nèi)所有單元都能刷新到，則要求每次 刷新操作的間隔刷新操作的間隔（2ms/存儲(chǔ)陣列的行數(shù)）存儲(chǔ)陣列的行數(shù)） 進(jìn)行刷新時(shí)，先送行地址，接著送來(lái)進(jìn)行刷新時(shí)，先送行地址，接著送來(lái)RAS#信號(hào)，信號(hào)， 則對(duì)指定行的所有單元進(jìn)行刷新則對(duì)指定行的所有單元進(jìn)行刷新 刷新時(shí)，數(shù)據(jù)線呈高阻態(tài)刷新時(shí)，數(shù)據(jù)線呈高阻態(tài) 40 DRAMDRAM研制與發(fā)展研制與發(fā)展 增強(qiáng)型增強(qiáng)型DRAMDRAM（EDRAMEDRAM） 通過(guò)改進(jìn)通過(guò)改進(jìn)CMOSCMOS制造工藝，加速晶體管開(kāi)關(guān)速度，制造工藝，加速晶體管開(kāi)關(guān)速度， 使使EDRAMEDRAM的存取時(shí)間和周期比普通的存取時(shí)間和周期

35、比普通DRAMDRAM減少一半，且減少一半，且 在在EDRAMEDRAM芯片上還集成了小容量的芯片上還集成了小容量的SRAM cacheSRAM cache。 Cache DRAMCache DRAM（CDRAMCDRAM） 與與EDRAMEDRAM相似，主要差別是相似，主要差別是SRAM cacheSRAM cache的容量的容量 不同不同, ,CDRAMCDRAM較大，使用它作為主存較大，使用它作為主存, ,可不設(shè)第二級(jí)可不設(shè)第二級(jí) cachecache, ,第一級(jí)在處理器片內(nèi)第一級(jí)在處理器片內(nèi)。 擴(kuò)充數(shù)據(jù)輸出擴(kuò)充數(shù)據(jù)輸出EDOEDO（extended data outextended d

36、ata out），）， 在完成當(dāng)前內(nèi)存周期前即可開(kāi)始下一內(nèi)存周期的在完成當(dāng)前內(nèi)存周期前即可開(kāi)始下一內(nèi)存周期的 操作，因此能提高數(shù)據(jù)帶寬或傳輸率。操作，因此能提高數(shù)據(jù)帶寬或傳輸率。 EDO DRAMEDO DRAM 同步同步DRAM (synchronization dynamic RAM) 讀寫(xiě)周期（讀寫(xiě)周期（1010nsns15ns15ns）比比EDO DRAMEDO DRAM （20ns20ns30ns30ns）快，已被廣泛應(yīng)用?？?，已被廣泛應(yīng)用。 典型的典型的DRAMDRAM是異步工作的，處理器送地址和是異步工作的，處理器送地址和 控制信號(hào)到存儲(chǔ)器后，等待存儲(chǔ)器進(jìn)行內(nèi)部操作控制信號(hào)到存儲(chǔ)

37、器后，等待存儲(chǔ)器進(jìn)行內(nèi)部操作 （選擇行線和列線讀出信號(hào)放大并送輸出緩沖器（選擇行線和列線讀出信號(hào)放大并送輸出緩沖器 等）等） ，而，而SDRAMSDRAM與處理器之間的數(shù)據(jù)傳送是同步與處理器之間的數(shù)據(jù)傳送是同步 的，在系統(tǒng)時(shí)鐘控制下，處理器送地址和控制命的，在系統(tǒng)時(shí)鐘控制下，處理器送地址和控制命 令到令到SDRAMSDRAM后，在經(jīng)過(guò)已知一定數(shù)量的時(shí)鐘周期后，后，在經(jīng)過(guò)已知一定數(shù)量的時(shí)鐘周期后， SDRAMSDRAM完成讀或?qū)懙膬?nèi)部操作。在此期間，處理器完成讀或?qū)懙膬?nèi)部操作。在此期間，處理器 可以去進(jìn)行其他工作，而不必等待。可以去進(jìn)行其他工作，而不必等待。 SDRAMSDRAM采用成組傳送方式

38、，對(duì)順序傳送大量數(shù)采用成組傳送方式，對(duì)順序傳送大量數(shù) 據(jù)特別有效。據(jù)特別有效。 Rambus DRAM(RDRAM) 由由RambusRambus公司開(kāi)發(fā)，與公司開(kāi)發(fā)，與CPUCPU之間傳送數(shù)據(jù)通過(guò)專(zhuān)之間傳送數(shù)據(jù)通過(guò)專(zhuān) 用的用的RDRAMRDRAM總線進(jìn)行，且不用通常的總線進(jìn)行，且不用通常的RASRAS、CASCAS、WEWE 和和CECE信號(hào)。采取信號(hào)。采取異步成組數(shù)據(jù)傳輸協(xié)議異步成組數(shù)據(jù)傳輸協(xié)議，在開(kāi)始傳，在開(kāi)始傳 送時(shí)需要較大存取時(shí)間送時(shí)需要較大存取時(shí)間，以后可達(dá)到以后可達(dá)到500500MbMbS S的傳的傳 輸率。輸率。RambusRambus得到得到 IntelIntel公司的支持，

39、其高檔的公司的支持，其高檔的 Pentium IIIPentium III處理器采用處理器采用 Rambus DRAMRambus DRAM結(jié)構(gòu)。結(jié)構(gòu)。 將整個(gè)將整個(gè)DRAM系統(tǒng)集成在一個(gè)芯片內(nèi)，包括存系統(tǒng)集成在一個(gè)芯片內(nèi)，包括存 儲(chǔ)單元陣列、刷新邏輯、控制邏輯及時(shí)序等。片內(nèi)儲(chǔ)單元陣列、刷新邏輯、控制邏輯及時(shí)序等。片內(nèi) 還附加有測(cè)試電路。還附加有測(cè)試電路。 集成隨機(jī)存儲(chǔ)器（集成隨機(jī)存儲(chǔ)器（IRAM） 6. DRAM與與SRAM比較比較 優(yōu)點(diǎn)優(yōu)點(diǎn) DRAM使用單管單元作存儲(chǔ)單元，所以每片存儲(chǔ)使用單管單元作存儲(chǔ)單元，所以每片存儲(chǔ) 容量較大，是容量較大，是SRAM的的6倍倍 DRAM的地址是分批送入

40、的，所以引腳數(shù)比的地址是分批送入的，所以引腳數(shù)比 SRAM要少得多，且封裝尺寸也較小要少得多，且封裝尺寸也較小 DRAM價(jià)格較便宜，只有價(jià)格較便宜，只有SRAM的的1/6 DRAM所需功率只有所需功率只有SRAM的的1/6 缺點(diǎn)缺點(diǎn) DRAM的速度比的速度比SRAM要低，要低，DRAM需要刷新，需要刷新， 浪費(fèi)了時(shí)間，且需要配套的刷新電路浪費(fèi)了時(shí)間，且需要配套的刷新電路 SRAM一般用作容量不大的高速存儲(chǔ)器（如一般用作容量不大的高速存儲(chǔ)器（如 Cache），而），而DRAM則用作計(jì)算機(jī)的主存則用作計(jì)算機(jī)的主存 C. 非易失性半導(dǎo)體存儲(chǔ)器非易失性半導(dǎo)體存儲(chǔ)器 非易失性存儲(chǔ)器分類(lèi)非易失性存儲(chǔ)器分類(lèi)

41、-按工藝來(lái)分按工藝來(lái)分 u掩膜型掩膜型ROM（Mask ROM，MROM） u可編程可編程ROM（Programmable ROM，PROM） u可擦除可擦除PROM（Erasable PROM，EPROM） u電可擦除電可擦除EPROM（Electrically EPROM， EEPROM/E2PROM） u閃存（閃存（Flash Memory）：在線快速擦除與重寫(xiě)）：在線快速擦除與重寫(xiě) DRAM、SRAM均為可任意讀寫(xiě)的均為可任意讀寫(xiě)的RAM，當(dāng)，當(dāng) 掉電時(shí)，所存儲(chǔ)的內(nèi)容立即消失，所以掉電時(shí)，所存儲(chǔ)的內(nèi)容立即消失，所以稱為稱為 易失性存儲(chǔ)器。易失性存儲(chǔ)器。 其內(nèi)容斷電后也不丟失的存儲(chǔ)器被稱

42、為其內(nèi)容斷電后也不丟失的存儲(chǔ)器被稱為非易非易 失性失性存儲(chǔ)器。存儲(chǔ)器。 1、掩膜、掩膜型只讀存儲(chǔ)器型只讀存儲(chǔ)器（MROM） 二極管二極管ROM MOS-ROM 三極管三極管ROM 廠家據(jù)用戶提供內(nèi)容設(shè)計(jì)光刻掩廠家據(jù)用戶提供內(nèi)容設(shè)計(jì)光刻掩 模版，以存儲(chǔ)元件有無(wú)的方法來(lái)模版，以存儲(chǔ)元件有無(wú)的方法來(lái) 存儲(chǔ)信息（存儲(chǔ)信息（1 1和和0 0） 可用熔絲、二極管或晶體管作為可用熔絲、二極管或晶體管作為 元件，廠商制造完成后，用戶不元件，廠商制造完成后，用戶不 能修改其內(nèi)容能修改其內(nèi)容 2、可編程只讀存儲(chǔ)器（可編程只讀存儲(chǔ)器（PROM） 出廠時(shí)，存儲(chǔ)單元為全接通狀態(tài)（即全出廠時(shí)，存儲(chǔ)單元為全接通狀態(tài)（即全1

43、或全或全0態(tài)），使態(tài)），使 用時(shí)，用戶可根據(jù)需要將某些單元斷開(kāi)或接通狀態(tài)，即用時(shí)，用戶可根據(jù)需要將某些單元斷開(kāi)或接通狀態(tài)，即 改寫(xiě)為改寫(xiě)為“0”或或“1”，但只能改寫(xiě)一次，但只能改寫(xiě)一次 據(jù)改寫(xiě)原理的不同，據(jù)改寫(xiě)原理的不同，PROM分為熔絲型和結(jié)擊穿型兩種分為熔絲型和結(jié)擊穿型兩種 缺點(diǎn)：只能改寫(xiě)一次，缺乏靈活性缺點(diǎn)：只能改寫(xiě)一次，缺乏靈活性 n熔絲型熔絲型PROM l有熔絲表示有熔絲表示1 l無(wú)熔絲表示無(wú)熔絲表示0 n結(jié)擊穿型結(jié)擊穿型PROM l結(jié)截止表示結(jié)截止表示1 l結(jié)擊穿表示結(jié)擊穿表示0 47 3、紫外線擦除可編程序只讀存儲(chǔ)器（紫外線擦除可編程序只讀存儲(chǔ)器（EPROM） 編程時(shí)控制柵接編

44、程時(shí)控制柵接12V編程電壓編程電壓，S接地，接地，D加加5V電壓電壓 電子從源極流向漏極的溝道充分開(kāi)啟，電子從源極流向漏極的溝道充分開(kāi)啟，在在CG的高壓的高壓 吸引下，電子越過(guò)氧化層進(jìn)人吸引下，電子越過(guò)氧化層進(jìn)人FG，浮置柵獲得足夠，浮置柵獲得足夠 多的自由電子后，漏多的自由電子后，漏-源極形成導(dǎo)電溝道（接通狀源極形成導(dǎo)電溝道（接通狀 態(tài)），信息存儲(chǔ)在絕緣的浮置柵上，掉電信息仍保存態(tài)），信息存儲(chǔ)在絕緣的浮置柵上，掉電信息仍保存 FG上有電子代表上有電子代表“1”； FG上無(wú)電子代表上無(wú)電子代表“0” 基片 源極 - - - - - - - 漏極 電極導(dǎo)體 控制柵極 二氧化硅 二氧化硅二氧化硅

45、電極導(dǎo)體電極導(dǎo)體源極源極S 浮置柵浮置柵FG 控制柵控制柵CG 漏極漏極D P型基片型基片 N溝道溝道 等價(jià)電路結(jié)構(gòu)等價(jià)電路結(jié)構(gòu) 字線字線W W D S 位線位線 3、紫外線擦除可編程序只讀存儲(chǔ)器（紫外線擦除可編程序只讀存儲(chǔ)器（EPROM） 基片 源極 - - - - - - - 漏極 電極導(dǎo)體 控制柵極 二氧化硅 二氧化硅二氧化硅 電極導(dǎo)體電極導(dǎo)體源極源極S 浮置柵浮置柵FG 控制柵控制柵CG 漏極漏極D P型基片型基片 N溝道溝道 等價(jià)電路結(jié)構(gòu)等價(jià)電路結(jié)構(gòu) 字線字線W W D S 位線位線 擦除時(shí)，紫外線照射使氧化層變得有導(dǎo)電性，且浮置擦除時(shí)，紫外線照射使氧化層變得有導(dǎo)電性，且浮置 柵上的

46、電子更加活躍，從而穿過(guò)氧化層回到襯底，使柵上的電子更加活躍，從而穿過(guò)氧化層回到襯底，使 整體電路恢復(fù)起始狀態(tài)整體電路恢復(fù)起始狀態(tài) 不能實(shí)現(xiàn)在線擦除和編程，不不能實(shí)現(xiàn)在線擦除和編程，不 能實(shí)現(xiàn)單獨(dú)擦除和改寫(xiě)，不靈能實(shí)現(xiàn)單獨(dú)擦除和改寫(xiě)，不靈 活，封裝麻煩，成本高活，封裝麻煩，成本高 4、電可、電可擦除可編程序只讀存儲(chǔ)器（擦除可編程序只讀存儲(chǔ)器（EEPROM） EPROMEPROM門(mén)極結(jié)構(gòu)門(mén)極結(jié)構(gòu) 等價(jià)電路結(jié)構(gòu)等價(jià)電路結(jié)構(gòu) 字線字線W W D S CG 位線位線 FG EEPROM每個(gè)單元兩個(gè)晶體管，浮柵晶體管和每個(gè)單元兩個(gè)晶體管，浮柵晶體管和選擇選擇 控制晶體管控制晶體管 編程和擦除時(shí)選擇相應(yīng)的浮

47、柵晶體管，可實(shí)現(xiàn)按位編程和擦除時(shí)選擇相應(yīng)的浮柵晶體管，可實(shí)現(xiàn)按位 或字節(jié)的讀寫(xiě)或字節(jié)的讀寫(xiě) IPD：Inter-Poly Dielectric 極間氧化層，隔絕浮柵極間氧化層，隔絕浮柵 包圍浮置柵的氧化層比包圍浮置柵的氧化層比EPROM的薄的薄 在線編程：在線編程：原理與原理與EPROM類(lèi)似，類(lèi)似，源極、漏極接地，源極、漏極接地， 在控制柵上施加高壓，吸引電子穿越，進(jìn)入浮置柵在控制柵上施加高壓，吸引電子穿越，進(jìn)入浮置柵 擦除原理：擦除原理：與與EPROM不同，不同，可在線電擦除可在線電擦除 在漏極在漏極D加高壓，控制柵加高壓，控制柵CG為為0V，翻轉(zhuǎn)拉力方向，翻轉(zhuǎn)拉力方向， 將電子從浮置柵將電

48、子從浮置柵FG中拉出，完成中拉出，完成擦除機(jī)制擦除機(jī)制 p重復(fù)改寫(xiě)次數(shù)有限制（氧化層被磨損，重復(fù)改寫(xiě)次數(shù)有限制（氧化層被磨損，10萬(wàn)次）萬(wàn)次） 可局部改寫(xiě)：可局部改寫(xiě)：由于選擇管的存在，由于選擇管的存在，讀寫(xiě)操作可按位讀寫(xiě)操作可按位 或字節(jié)進(jìn)行，類(lèi)似于或字節(jié)進(jìn)行，類(lèi)似于SRAM，但每字節(jié)的寫(xiě)入周期比但每字節(jié)的寫(xiě)入周期比 SRAM長(zhǎng)得多長(zhǎng)得多 不必全部擦除后再寫(xiě)入不必全部擦除后再寫(xiě)入 集成度低、功耗大集成度低、功耗大 5、快速擦除讀寫(xiě)存儲(chǔ)器（快速擦除讀寫(xiě)存儲(chǔ)器（Flash Memory，閃存，閃存） 在在EPROM與與E2PROM基礎(chǔ)上發(fā)展而來(lái)基礎(chǔ)上發(fā)展而來(lái) 具有具有EPROM一樣的單管位元結(jié)構(gòu)

49、（去掉選擇管）一樣的單管位元結(jié)構(gòu)（去掉選擇管） 沿用了沿用了EPROM的的編程機(jī)制編程機(jī)制 具有具有E2PROM在線電可擦除的特點(diǎn)在線電可擦除的特點(diǎn) p具有區(qū)域擦除和整體擦除功能，擦除速度快，具有區(qū)域擦除和整體擦除功能，擦除速度快， 可擦寫(xiě)次數(shù)少（可擦寫(xiě)次數(shù)少（106次，次，DRAM擦寫(xiě)次數(shù)擦寫(xiě)次數(shù)1015次）次） 兼有兼有ROM和和RAM兩者性能，又有兩者性能，又有DRAM一樣的高密一樣的高密 度、低成本和小體積度、低成本和小體積 p是唯一具有大存儲(chǔ)量、非易失性、低價(jià)格、可是唯一具有大存儲(chǔ)量、非易失性、低價(jià)格、可 在線改寫(xiě)和高速度等特性的存儲(chǔ)器在線改寫(xiě)和高速度等特性的存儲(chǔ)器 p擦寫(xiě)次數(shù)較擦寫(xiě)

50、次數(shù)較DRAM少、最快取數(shù)時(shí)間較長(zhǎng)少、最快取數(shù)時(shí)間較長(zhǎng) uFlash Memory 45ns；DRAM 10ns 非易失性半導(dǎo)體存儲(chǔ)器組成結(jié)構(gòu)非易失性半導(dǎo)體存儲(chǔ)器組成結(jié)構(gòu) An0：地址線：地址線 Dm0：數(shù)據(jù)線：數(shù)據(jù)線 CE#：片選：片選 OE#：輸出允許：輸出允許 PGM#：編程脈：編程脈 沖輸入端沖輸入端 Vpp：編程電壓：編程電壓 Vcc：工作電壓：工作電壓 GND：數(shù)字地：數(shù)字地 幾種存儲(chǔ)器的典型應(yīng)用幾種存儲(chǔ)器的典型應(yīng)用 存儲(chǔ)器存儲(chǔ)器應(yīng)用應(yīng)用 SRAMCache DRAM主存主存 ROM固定程序、微程序控制存儲(chǔ)器固定程序、微程序控制存儲(chǔ)器 PROM用戶自編程序用戶自編程序 EPROM用

51、戶編寫(xiě)并可修改的程序或產(chǎn)品用戶編寫(xiě)并可修改的程序或產(chǎn)品 試制階段試編的程序試制階段試編的程序 E2PROMIC卡上存儲(chǔ)信息卡上存儲(chǔ)信息 閃存閃存固態(tài)盤(pán)、固態(tài)盤(pán)、IC卡、卡、BIOS 第三節(jié)第三節(jié) 存儲(chǔ)器組成與控制存儲(chǔ)器組成與控制 一個(gè)存儲(chǔ)芯片的容量與計(jì)算機(jī)對(duì)存儲(chǔ)器的需求一個(gè)存儲(chǔ)芯片的容量與計(jì)算機(jī)對(duì)存儲(chǔ)器的需求 有很大的差距，所以需要進(jìn)行擴(kuò)充才能滿足需要。有很大的差距，所以需要進(jìn)行擴(kuò)充才能滿足需要。 解決方法：解決方法：用多片存儲(chǔ)器芯片組合而成，即容量擴(kuò)展用多片存儲(chǔ)器芯片組合而成，即容量擴(kuò)展 位擴(kuò)展：位擴(kuò)展：指用多個(gè)存儲(chǔ)器芯片對(duì)字長(zhǎng)進(jìn)行擴(kuò)指用多個(gè)存儲(chǔ)器芯片對(duì)字長(zhǎng)進(jìn)行擴(kuò) 充的方式，即以位方向擴(kuò)展。

52、充的方式，即以位方向擴(kuò)展。 字?jǐn)U展：字?jǐn)U展：指增加存儲(chǔ)器中字的數(shù)量。指增加存儲(chǔ)器中字的數(shù)量。 字位擴(kuò)展：字位擴(kuò)展：字和位方向同時(shí)擴(kuò)展。字和位方向同時(shí)擴(kuò)展。 一、存儲(chǔ)器容量擴(kuò)展一、存儲(chǔ)器容量擴(kuò)展 1. 存儲(chǔ)器容量擴(kuò)展存儲(chǔ)器容量擴(kuò)展 -位擴(kuò)展位擴(kuò)展 將多片存儲(chǔ)器的地址、片選、讀寫(xiě)控制端相應(yīng)并聯(lián)，將多片存儲(chǔ)器的地址、片選、讀寫(xiě)控制端相應(yīng)并聯(lián)， 數(shù)據(jù)端分別引出數(shù)據(jù)端分別引出 8片片4M1芯片構(gòu)成芯片構(gòu)成4M8存儲(chǔ)器存儲(chǔ)器 I/O 4M1 I/O 4M1 I/O 數(shù)數(shù) 據(jù)據(jù) 線線 D7 . . D0 地地 址址 線線 A21 A0 CS R/W 2片片16K4芯片構(gòu)成芯片構(gòu)成16K8存儲(chǔ)器存儲(chǔ)器 2.

53、存儲(chǔ)器容量擴(kuò)展存儲(chǔ)器容量擴(kuò)展 -字?jǐn)U展字?jǐn)U展 2個(gè)個(gè)1M8位芯片組成位芯片組成2M8位存儲(chǔ)器位存儲(chǔ)器 1M 8 R/W D7 D0 1M 8 R/W D7 D0 R/W D0D7 A20 A19 A0 A19 A0 A0A19 CSCS 2. 存儲(chǔ)器容量擴(kuò)展存儲(chǔ)器容量擴(kuò)展 -字?jǐn)U展字?jǐn)U展 4個(gè)個(gè)16K8位芯片組成位芯片組成64K8位存儲(chǔ)器位存儲(chǔ)器 3. 存儲(chǔ)器容量擴(kuò)展存儲(chǔ)器容量擴(kuò)展 -字位擴(kuò)展字位擴(kuò)展 實(shí)際存儲(chǔ)器往往需要字向和位向同時(shí)擴(kuò)展實(shí)際存儲(chǔ)器往往需要字向和位向同時(shí)擴(kuò)展 p如果存儲(chǔ)容量要求為如果存儲(chǔ)容量要求為M 字字 N位，所用芯片規(guī)格位，所用芯片規(guī)格 為為L(zhǎng)字字 K位，那么擴(kuò)展存儲(chǔ)器容量

54、需用位，那么擴(kuò)展存儲(chǔ)器容量需用M/L N/K枚芯片，即共枚芯片，即共M/L 組，每組組，每組N/K片片 u組組成同位擴(kuò)展：組組成同位擴(kuò)展：N/K片存儲(chǔ)器的地址、片片存儲(chǔ)器的地址、片 選、讀寫(xiě)控制端相應(yīng)并聯(lián)，數(shù)據(jù)端分別引出選、讀寫(xiě)控制端相應(yīng)并聯(lián)，數(shù)據(jù)端分別引出 u高若干位地址譯碼產(chǎn)生高若干位地址譯碼產(chǎn)生M/L個(gè)連向不同組的個(gè)連向不同組的 片選信號(hào)片選信號(hào) p例如：要組成例如：要組成16M 8位的存儲(chǔ)器容量位的存儲(chǔ)器容量 u若若芯片規(guī)格為芯片規(guī)格為4M 1位，位， 則需用則需用4 8=32片片 u若芯片規(guī)格為若芯片規(guī)格為1M 8位，則需用位，則需用16 1=16片片 Y0 Y3 用用4M1位芯片組

55、成位芯片組成16M8位存儲(chǔ)器位存儲(chǔ)器 8 片片 4組組 A23 D7D0 CS I/O 4M 1位位 A21A0 R/W CS I/O 4M 1位位 A21A0 R/W A21 A0 CS I/O 4M 1位位 A21A0 R/W CS I/O 4M 1位位 A21A0 R/W A22 譯碼器譯碼器 WE 例例1 1 設(shè)有設(shè)有3232片片256256K K1 1位的位的SRAMSRAM芯片，問(wèn)：芯片，問(wèn)： (1) (1) 采用位擴(kuò)展方法可構(gòu)成多大容量的存儲(chǔ)器采用位擴(kuò)展方法可構(gòu)成多大容量的存儲(chǔ)器? ? (2) (2) 該存儲(chǔ)器需要多少字節(jié)地址位？該存儲(chǔ)器需要多少字節(jié)地址位？ (3) (3) 畫(huà)出

56、該存儲(chǔ)器與畫(huà)出該存儲(chǔ)器與CPUCPU連接的結(jié)構(gòu)圖，設(shè)連接的結(jié)構(gòu)圖，設(shè)CPUCPU的的 接口信號(hào)有地址信號(hào)、數(shù)據(jù)信號(hào)、控制信號(hào)接口信號(hào)有地址信號(hào)、數(shù)據(jù)信號(hào)、控制信號(hào)MREQ#MREQ# 和和R/W#R/W#。 因?yàn)榇鎯?chǔ)容量為因?yàn)榇鎯?chǔ)容量為256256K K32=1024KB32=1024KB，所以所以CPUCPU 訪存最高地址位為訪存最高地址位為A19A19。 解：（解：（1 1）3232片片256256K K1 1位的位的SRAMSRAM芯片可構(gòu)成芯片可構(gòu)成 256256K K3232位的存儲(chǔ)器。位的存儲(chǔ)器。 （2 2）如果采用）如果采用3232位的字編址方式，則需要位的字編址方式，則需要18

57、18條條 地址線，因?yàn)榈刂肪€，因?yàn)? 218 18=256 =256K K。 A19-2 A19-2 MREQ# R/W# CPU D31 D2 D1 D0 D31D0 WE A CE 256K 1 D WE A CE 256K 1 D WE A CE 256K 1 D WE A CE 256K 1 D (3) (3) 例例2 2、設(shè)有若干片設(shè)有若干片256256K K8 8位的位的SRAMSRAM芯片，問(wèn)：芯片，問(wèn)： (1)(1)、采用字?jǐn)U展方法構(gòu)成、采用字?jǐn)U展方法構(gòu)成20482048KBKB的存儲(chǔ)器需要的存儲(chǔ)器需要 多少片多少片SRAMSRAM芯片？芯片？ (2)(2)、該存儲(chǔ)器需要多少字

58、節(jié)地址位？、該存儲(chǔ)器需要多少字節(jié)地址位？ (3)(3)、畫(huà)出該存儲(chǔ)器與、畫(huà)出該存儲(chǔ)器與CPUCPU連接的結(jié)構(gòu)圖，設(shè)連接的結(jié)構(gòu)圖，設(shè)CPUCPU 的接口信號(hào)有地址信號(hào)、數(shù)據(jù)信號(hào)、控制信號(hào)的接口信號(hào)有地址信號(hào)、數(shù)據(jù)信號(hào)、控制信號(hào) MREQ#MREQ#和和R/W#R/W#。 (4)(4)、寫(xiě)出譯碼器邏輯表達(dá)式。寫(xiě)出譯碼器邏輯表達(dá)式。 解：解：(1)(1)、該存儲(chǔ)器需要、該存儲(chǔ)器需要20482048K/256K = 8K/256K = 8片片SRAMSRAM芯片；芯片； (2) (2)、需要、需要2121條地址線，因?yàn)闂l地址線，因?yàn)? 221 21=2048 =2048KBKB，其中其中高高 3 3位

59、位用于芯片選擇，用于芯片選擇，低低1818位作為每個(gè)存儲(chǔ)器位作為每個(gè)存儲(chǔ)器 芯片的地址輸入。芯片的地址輸入。 (3) (3) 該存儲(chǔ)器與該存儲(chǔ)器與CPUCPU連接的結(jié)構(gòu)圖連接的結(jié)構(gòu)圖 ramsel7 3-8 譯碼譯碼 ramsel2ramsel1ramsel0 . A20-18 A20-0 A17-0 OE#MREQ# R/W# CPU D7D 0 D7D 0 D7D 0 D7D 0 D7D 0 WE A CE 256K 8 D WE A CE 256K 8 D WE A CE 256K 8 D WE A CE 256K 8 D (4) 譯碼器的輸出信號(hào)邏輯表達(dá)式譯碼器的輸出信號(hào)邏輯表達(dá)式 r

60、amsel0 = A20 * A19 * A18 * MREQ# ramsel1 = A20 * A19 *A18* MREQ# ramsel2 = A20 *A19* A18 * MREQ# ramsel3 = A20 *A19*A18*MREQ# ramsel4 = A20* A19 * A18 * MREQ# ramsel5 = A20* A19 *A18* MREQ# ramsel6 = A20*A19* A18 * MREQ# ramsel7 = A20*A19*A18*MREQ# 4. 存儲(chǔ)器容量擴(kuò)展注意事項(xiàng)存儲(chǔ)器容量擴(kuò)展注意事項(xiàng) 靜態(tài)存儲(chǔ)器字?jǐn)U展時(shí)，將各芯片的地址線、數(shù)據(jù)靜態(tài)存儲(chǔ)