第七章 存儲器和PLD

1、單穩(wěn)態(tài)觸發(fā)器具單穩(wěn)態(tài)觸發(fā)器具有一個穩(wěn)態(tài)。在外部觸發(fā)有一個穩(wěn)態(tài)。在外部觸發(fā) 信號的作用下信號的作用下, ,其進入暫穩(wěn)態(tài)其進入暫穩(wěn)態(tài), ,當外部觸發(fā)條件當外部觸發(fā)條件 消失后消失后( (通常很快消失通常很快消失), ), 暫穩(wěn)態(tài)持續(xù)一段時間暫穩(wěn)態(tài)持續(xù)一段時間 后后, ,自行回到穩(wěn)態(tài)自行回到穩(wěn)態(tài). . 單穩(wěn)態(tài)觸發(fā)器可以由門電路構成，也可以單穩(wěn)態(tài)觸發(fā)器可以由門電路構成，也可以 由由555定時器構成。暫穩(wěn)態(tài)的持續(xù)時間即脈沖寬定時器構成。暫穩(wěn)態(tài)的持續(xù)時間即脈沖寬 度也由電路的阻容元件決定。度也由電路的阻容元件決定。 單穩(wěn)態(tài)觸發(fā)器主要用于定時單穩(wěn)態(tài)觸發(fā)器主要用于定時, 它不能自動地它不能自動地 產(chǎn)生矩形脈沖

2、，但卻可把其它形狀的信號變換產(chǎn)生矩形脈沖，但卻可把其它形狀的信號變換 成為矩形波，用途很廣。成為矩形波，用途很廣。 本章小結：本章小結： 多諧振蕩器多諧振蕩器是一種自激振蕩電路，不需要外加輸是一種自激振蕩電路，不需要外加輸 入信號，就可以自動地產(chǎn)生出矩形脈沖。入信號，就可以自動地產(chǎn)生出矩形脈沖。 多諧振蕩器可以由門電路構成，也可以由施密特多諧振蕩器可以由門電路構成，也可以由施密特 觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器或者觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器或者555定時器構成。多諧振蕩定時器構成。多諧振蕩 器沒有穩(wěn)態(tài)，所以又稱為無穩(wěn)電路。器沒有穩(wěn)態(tài)，所以又稱為無穩(wěn)電路。 在多諧振蕩器中，由一個暫穩(wěn)態(tài)過渡到另一個暫在多諧振蕩器

3、中，由一個暫穩(wěn)態(tài)過渡到另一個暫 穩(wěn)態(tài)，其穩(wěn)態(tài)，其“觸發(fā)觸發(fā)”信號是由電路內(nèi)部電容充（放）電信號是由電路內(nèi)部電容充（放）電 提供的，因此無需外加觸發(fā)脈沖。多諧振蕩器的振蕩提供的，因此無需外加觸發(fā)脈沖。多諧振蕩器的振蕩 周期與電路的阻容元件有關。周期與電路的阻容元件有關。 555定時器是一種應用廣泛、使用靈活的集成器件，定時器是一種應用廣泛、使用靈活的集成器件， 多用于脈沖產(chǎn)生、整形及定時等。多用于脈沖產(chǎn)生、整形及定時等。 本章小結：本章小結： 本章小結：本章小結： 施密特觸發(fā)器施密特觸發(fā)器是一種能夠把輸入波形整是一種能夠把輸入波形整 形成為適合于數(shù)字電路需要的矩形脈沖的電形成為適合于數(shù)字電路需要

4、的矩形脈沖的電 路。而且由于具有滯回特性，所以抗干擾能路。而且由于具有滯回特性，所以抗干擾能 力也很強。力也很強。 施密特觸發(fā)器可以由分立元件構成，也施密特觸發(fā)器可以由分立元件構成，也 可以由門電路及可以由門電路及555定時器構成。定時器構成。 施密特觸發(fā)器在脈沖的產(chǎn)生和整形電路施密特觸發(fā)器在脈沖的產(chǎn)生和整形電路 中應用很廣。中應用很廣。 單穩(wěn)態(tài)觸發(fā)器單穩(wěn)態(tài)觸發(fā)器 多諧振蕩器多諧振蕩器 施密特觸發(fā)器施密特觸發(fā)器 555定時器的應用定時器的應用 練習一：練習一：圖為一心律失常報警電路，圖為一心律失常報警電路，vI是經(jīng)過放大后的心電信號，其幅值是經(jīng)過放大后的心電信號，其幅值vIm=4V。 （1）對

5、應）對應vI分別畫出圖中分別畫出圖中vo1、vo2、vo三點的電壓波形；三點的電壓波形； （2）說明電路的組成及工作原理。）說明電路的組成及工作原理。 1 2 6 555 I v 5 7 VCC(+5V) 84 3 vO 1 8 3 (+5V) 4 CC V 7O 2 555 1 2 5 6 v O v 1 R C T DD 1 2 vI 1 2 6 555 I v 5 7 VCC(+5V) 84 3 vO 1 8 3 (+5V) 4 CC V 7 O 2 555 1 2 5 6 v O v 1 R C T DD 1 2 V I T+ V T- V Vo1 C V 2 3 CC V Vo2 o

6、 V 練習二、一過壓監(jiān)視電路如圖所示，試說明當監(jiān)視電壓練習二、一過壓監(jiān)視電路如圖所示，試說明當監(jiān)視電壓vx超過一定值時，超過一定值時， 發(fā)光二極管發(fā)光二極管D將發(fā)出閃爍的信號。將發(fā)出閃爍的信號。 提示：當晶體管提示：當晶體管T飽和時，飽和時，555的管腳的管腳1端可認為處于地電位。端可認為處于地電位。 4 3 D 8 2 VR 6 C O CC 1 7 CC v W R V I2 v R C I1 555 v v F0.01 1 5 D vx 100 DZ 10k T 20F 510 10k 100k 練習三：間歇振蕩器練習三：間歇振蕩器 F 5 55 55 5 R 5 R 100k 1 5

7、55 55 5 C 10 F I1 6 1 150k 10k F 4 D R 10k1 0.01 100 V C CC 2 (+12V) 5 7 10k I2 R R 1 3 CC v 2 3 2 F v V I1 C C O 8 4 v 2 8 v I2 V 7 v v 6 CC v 0.01 R 3 4 DR ( (A A) )( (B B) ) C1 R1 uo1 8 4 7 3 6 555 2 5 1 0.01F uo1 VCC R2 (a) 電路 (b) 工作波形 C2 R3 uo2 8 4 7 3 6 555 2 5 1 0.01F uo2 R4 C 振蕩器振蕩器的輸出電壓的輸出電

8、壓uo1，接到振蕩器，接到振蕩器中中555定時器的復位端定時器的復位端 （4腳），當腳），當uo1為高電平時振蕩器為高電平時振蕩器振蕩，為低電平時振蕩，為低電平時555定時定時 器復位，振蕩器器復位，振蕩器停止震蕩。停止震蕩。 1121 2342 0 .7 (2) 0 .7 (2) TRRC TRRC 練習四：報警器練習四：報警器 C 7 RD 5 V 1 CC 6 0.01 2 v 4 C 5 55 55 5 v 8 I1 3 v I2 C 7 CC R R D 4 5 V 1 CC 6 R v 2 5 v 4 C 5 55 55 5 O v 8 I1 3 V v I2 100F F (+1

9、2V) 1 2 10k 100k F 0.01 10F R 2R 1 150k 10k 3 10k R ( (A A) )( (B B) ) 7.2 隨機存取存儲器（隨機存取存儲器（RAM） 7.1 只讀存儲器（只讀存儲器（ROM） 7.3 可編程邏輯器件（可編程邏輯器件（PLD） 教學基本要求：教學基本要求： 掌握半導體存儲器字、位、存儲容量、地址、掌握半導體存儲器字、位、存儲容量、地址、 等基本概念。理解等基本概念。理解RAM、ROM的工作原理的工作原理 了解了解RAM、ROM的典型應用。的典型應用。 理解理解PLD的結構及工作原理。的結構及工作原理。 (2) ROM -Read Only

10、 Memory (1) RAM-Random Access Memory 半導體存儲器可分為兩大類：半導體存儲器可分為兩大類： 存儲器存儲器 RAM (Random-Access Memory) ROM (Read-Only Memory) 固定固定ROM 可編程可編程ROM PROM EPROM E2PROM SRAM(Static RAM)：靜態(tài)：靜態(tài)RAM DRAM (Dynamic RAM)：動態(tài)動態(tài)RAM FLASH 存儲器存儲器是用來存儲二值信息的大規(guī)模集成電路，是用來存儲二值信息的大規(guī)模集成電路， 是數(shù)字系統(tǒng)重要部件。是數(shù)字系統(tǒng)重要部件。 存儲容量：存儲二值信息的總量。存儲容量：

11、存儲二值信息的總量。 存儲容量存儲容量= 字數(shù)字數(shù)* 位數(shù)位數(shù) = 2n *m ( n為存儲器地址線個數(shù)為存儲器地址線個數(shù) , m為字長即數(shù)據(jù)線的個數(shù)為字長即數(shù)據(jù)線的個數(shù))。 地址線：地址線：7 數(shù)據(jù)線：數(shù)據(jù)線：8 128(字字)* 8(位位)= 27 *8例：例： 1K=210=1024；1M=220=1024K;1G=230=1024M 字數(shù)：字的總量。字數(shù)：字的總量。 字長（位數(shù)）：表示一個信息的多位二進制碼稱為一個字，字長（位數(shù)）：表示一個信息的多位二進制碼稱為一個字， 字的位數(shù)稱為字長。字的位數(shù)稱為字長。 地址：每個字的編號。地址：每個字的編號。 字數(shù)字數(shù)=2n （n為存儲器外部地址

12、線的線數(shù)）為存儲器外部地址線的線數(shù)） 基本概念：基本概念： 1024(1K)字字 * 8(位位)=210*8 地址線：地址線：10 數(shù)據(jù)線：數(shù)據(jù)線：8 RAM是隨機存取存儲器，在任意時刻，對任意是隨機存取存儲器，在任意時刻，對任意 單元可進行存單元可進行存/取（即：寫入?。矗簩懭?讀出）操作。讀出）操作。 RAM特點特點: 靈活程序、數(shù)據(jù)可隨時更改；靈活程序、數(shù)據(jù)可隨時更改； 易失斷電或電源電壓波動易失斷電或電源電壓波動, , 會使內(nèi)容丟失。會使內(nèi)容丟失。 ROM是只讀存儲器，在正常工作狀態(tài)只能讀出是只讀存儲器，在正常工作狀態(tài)只能讀出 信息，不能隨時寫入信息，不能隨時寫入 。 ROM特點：特

13、點： 非易失性信息一旦寫入，即使斷電信息也不會丟失。常用于非易失性信息一旦寫入，即使斷電信息也不會丟失。常用于 存放固定信息（如程序、常數(shù)等）。存放固定信息（如程序、常數(shù)等）。 編程較麻煩需用專用編程器。編程較麻煩需用專用編程器。 7.1 7.1 只讀存儲器只讀存儲器 只讀存儲器，工作時內(nèi)容只能讀出，不能隨時寫入，所只讀存儲器，工作時內(nèi)容只能讀出，不能隨時寫入，所 以稱為只讀存儲器。以稱為只讀存儲器。(Read-Only Memory) ROM的分類的分類 按寫入情況劃分按寫入情況劃分 固定固定ROM 可編程可編程ROM PROM EPROM E2PROM 按存貯單元中按存貯單元中 器件劃分器

14、件劃分 二極管二極管ROM 三極管三極管ROM MOS管管ROM 一、一、 ROMROM的的 定義與基本結構定義與基本結構 Flash Memory 存儲矩陣存儲矩陣 地址譯碼器 地址譯碼器 地址輸入地址輸入 數(shù)據(jù)輸出數(shù)據(jù)輸出 控制信號輸控制信號輸 入入 輸出控制電路輸出控制電路 地址譯碼器地址譯碼器 存儲矩陣存儲矩陣 輸出控制電路輸出控制電路 ROM主要由主要由地址譯碼器、存儲單元矩陣和輸出地址譯碼器、存儲單元矩陣和輸出 緩沖器緩沖器三部分組成。三部分組成。 1、二極管、二極管ROM結構示意圖結構示意圖 D3 D2 D1 D0 +5V R R R R OE A0 A1 A1 A0 Y0 Y1

15、 Y2 Y3 2 線線- -4 線線 譯譯碼碼器器 存儲存儲 矩陣矩陣 位線位線 字線字線 輸出控制電路輸出控制電路 存儲容量存儲容量=4 4 地址譯碼器地址譯碼器 二、二、 固定固定ROMROM D3 D2 D1 D0 +5V R R R R OE A0 A1 A1 A0 Y0 Y1 Y2 Y3 2 線線- -4 線線 譯譯碼碼器器 字線與位線的交點都是一個字線與位線的交點都是一個 存儲單元。交點處有二極管存儲單元。交點處有二極管 相當存相當存1 1，無二極管相當存，無二極管相當存0 0 當當OE=1時輸出為高阻狀態(tài)時輸出為高阻狀態(tài) 00 01 01 11 1101 1110 1000 11

16、01 地地 址址 A1A0D3D2D1D0 內(nèi)內(nèi) 容容 當當OE=0時時 A6 A7 A4 A5 D0 +VD D R R R R Y0 Y1 Y14 Y15 4 線線 | 1 16 6 線線 譯譯 碼碼 器器 1 16 6 線線-1線線數(shù)數(shù)據(jù)據(jù)選選擇擇器器 A2 A3 A0 A1 A2 A3 A0 A1 S2 S3 S0 S1 I0 I1 I14 I15 Y 字線字線 存儲存儲 矩陣矩陣 位線位線 字線與位線的交字線與位線的交 點都是一個存儲點都是一個存儲 單元。單元。 交點處有交點處有MOS管管 相當存相當存0，無，無MOS 管相當存管相當存1。 該存儲器的容量該存儲器的容量=? 2、MO

17、S管管ROM結構示意圖結構示意圖 二維譯碼二維譯碼 A0 A1 A1 A0 Y0 Y1 Y2 Y3 D3 D2 D1 D0 地地址址 譯譯碼碼器器 00 01 10 11 EN +5V +VDD 3 3、 三極管三極管ROMROM和和MOSMOS管管ROMROM 可編程序的可編程序的 ROM ROM ，在出廠時全部存儲，在出廠時全部存儲 “ “1”1”，用，用 戶根據(jù)需要將某些單元改寫為戶根據(jù)需要將某些單元改寫為 “ “0”,0”,但是，只能改但是，只能改 寫一次，稱為寫一次，稱為 PROMPROM。 字線字線 位位 線線 熔熔 斷斷 絲絲 若將熔絲燒斷，該單若將熔絲燒斷，該單 元則變成元則變

18、成“0”0”。顯然，。顯然， 一旦燒斷后不能再恢復。一旦燒斷后不能再恢復。 三、三、 可可編程編程ROMROM 1、可可編程編程PROM 字 線 Wi UCC 熔 絲 位 線 Di (a) 字 線 熔 絲 (b) 位 線 A0 A1 A1 A0 Y0 Y1 Y2 Y3 D3 D2 D1 D0 地地址址 譯譯碼碼器器 00 01 10 11 EN 存儲存儲 或矩陣或矩陣 字線字線 位線位線 二極管二極管PROMPROM以以4 44 4為例為例 存儲存儲 單元單元 1011 1110 0011 1100 譯碼譯碼 與矩陣與矩陣 輸出緩輸出緩 沖器沖器 任何時刻只有一根字線為高電平。任何時刻只有一根

19、字線為高電平。 SIMOS管利用浮柵是否管利用浮柵是否 累積有負電荷來存儲二累積有負電荷來存儲二 值數(shù)據(jù)。值數(shù)據(jù)。 存儲單元采用存儲單元采用N溝道疊柵管溝道疊柵管(SIMOS)。其結構如下：。其結構如下： 寫入數(shù)據(jù)前，浮柵不帶寫入數(shù)據(jù)前，浮柵不帶 電荷，要想使其帶負電電荷，要想使其帶負電 荷，需在漏、柵級上加荷，需在漏、柵級上加 足夠高的電壓足夠高的電壓25V即可。即可。 若想擦除，可用紫外線或若想擦除，可用紫外線或X射線，距管子射線，距管子2厘米處照射厘米處照射15-20 分鐘。分鐘。 當浮柵上沒有電荷時，給控制柵加上控制電壓，當浮柵上沒有電荷時，給控制柵加上控制電壓，MOS管導通管導通.

20、2、可擦除可擦除可可編程編程ROM（EPROM） 可編程可編程EPROM（256X1位）位） 256個存儲單元排成個存儲單元排成16 16的矩陣的矩陣 行譯碼器從行譯碼器從16行中選出要行中選出要 讀的一行讀的一行 列譯碼器再從選中的一行存列譯碼器再從選中的一行存 儲單元中選出要讀的一列的儲單元中選出要讀的一列的 一個存儲單元。一個存儲單元。 如選中的存儲單元的如選中的存儲單元的MOS管管 的浮柵注入了電荷，該管截的浮柵注入了電荷，該管截 止，讀得止，讀得1；相反讀得；相反讀得0 與與EPROM的區(qū)別的區(qū)別 是：是： 浮柵延長區(qū)與漏區(qū)浮柵延長區(qū)與漏區(qū) N+之間的交疊處有之間的交疊處有 一個厚度

21、約為一個厚度約為80A (埃埃)的薄絕緣層。的薄絕緣層。 可用電擦除信息，寫入就是可用電擦除信息，寫入就是 擦除過程擦除過程, 以字為單位，速以字為單位，速 度高，可重復擦寫度高，可重復擦寫1萬次。萬次。 3、電可擦、電可擦E2ROM（隧道（隧道MOS ） V 2 V 1 S1 G c 字線 Wi 位 線 Di D1 與與EPROM的區(qū)別是的區(qū)別是: 1.閃速存儲器存儲單元閃速存儲器存儲單元 MOS管的源極管的源極N+區(qū)大于漏區(qū)大于漏 極極N+區(qū)，而區(qū)，而SIMOS管的源管的源 極極N+區(qū)和漏極區(qū)和漏極N+區(qū)是對稱區(qū)是對稱 的；的； 2. 浮柵到浮柵到P型襯底間的型襯底間的 氧化絕緣層比氧化絕

22、緣層比SIMOS管的管的 更薄。更薄。 4 4、快閃存儲器、快閃存儲器 Flash MemoryFlash Memory 可用電擦除信息，擦除過后才能寫入可用電擦除信息，擦除過后才能寫入, 擦除以塊擦除以塊 為單位。為單位。 2716、2816：2kX8 四、四、 集成集成ROM芯片介紹芯片介紹 集成電路集成電路OTP-EPROM AT27C010 D7 D0 PGM 輸輸出出緩緩沖沖器器 Y 選選通通 存存儲儲陣陣列列 CE OE 控控制制邏邏輯輯 Y 譯譯碼碼 X 譯譯碼碼 A16 A0 VPP GND VCC 128K*8位位ROM One Time Programmable EPROM

23、舉例舉例2764 VV ppcc CE PGM AA DD 12 0 07 地 2764 A A A A A A A A A A A 0 1 2 3 4 5 6 7 8 9 10 A A 11 12 O O O O O 0 O 1 2O 3 4 5O 6 7 2 23 21 24 25 3 4 5 6 7 8 9 8kB8 2764 10 VPP 1 27 PGM (PGM) VCC VIH 20 CS OE CS OE 22 11 12 13 14 15 16 17 18 地 址 輸 入 數(shù) 據(jù)據(jù) 輸 出AA 12 0 DD 7 CE 0 PGM Vpp ccV 引腳 功能 地址輸入 芯片使

24、能 編程脈沖 電壓輸入 數(shù) 據(jù) 五五.ROM容量的擴展容量的擴展 （1）字長的擴展（位擴展）字長的擴展（位擴展） 現(xiàn)有型號的現(xiàn)有型號的EPROM，輸出多為，輸出多為8位。位。 下圖是將兩片下圖是將兩片2764擴展成擴展成8k16位位EPROM的連線圖。的連線圖。 . . . . . . . . . . . . A A O O OCS OE 0 0 12 7 . . . . . . . . . . . . A A O O OCS OE 0 0 12 7 CS OE A0A12 7 0 DD8 15DD 13 13 13 88 地址總線 數(shù)據(jù)總線 8kB88kB8 27642764 UU 12 例

25、：例：用用8片片2764擴展成擴展成64k8位的位的EPROM： （2）字數(shù)擴展（地址碼擴展）字數(shù)擴展（地址碼擴展） . . . . . . . . . . . . A A O O OCS OE 0 0 12 7 OE 0 AA12 DD 70 O . . 0 . . . . . . . . . 12 0 A 7 O OE A CS O O . . 0 . . . . . . . . . 12 0 A 7 O OE A CS O . . . . . A A Y Y G G 0 0A1 2 G1 7 . . . . Y1 2764 2764 2764 74LS138 U1 U2U8 +5V A

26、A A 13 14 15 2A 2B 13 13 13 13 8 8 8 8 地址總線 數(shù)據(jù)總線 （1） 用于存儲固定的數(shù)據(jù)、表格用于存儲固定的數(shù)據(jù)、表格 （2） 查表或碼制變換查表或碼制變換 五、五、 ROMROM的簡單應用的簡單應用 （3） 用戶程序的存貯用戶程序的存貯 （4） 構成組合邏輯電路構成組合邏輯電路 把變量值作為地址碼，對應的函數(shù)值作為存放在該地址內(nèi)的數(shù)把變量值作為地址碼，對應的函數(shù)值作為存放在該地址內(nèi)的數(shù) 據(jù)，這稱為據(jù)，這稱為 “造表造表”。使用時，根據(jù)輸入的地址，就可在輸出。使用時，根據(jù)輸入的地址，就可在輸出 端得到所需的函數(shù)值，這稱為端得到所需的函數(shù)值，這稱為“查表查表”

27、。例：查某個角度的三角。例：查某個角度的三角 函數(shù)函數(shù) 碼制變換碼制變換 把欲變換的編碼作為地址，把最終的目的編碼把欲變換的編碼作為地址，把最終的目的編碼 作為相應存儲單元中的內(nèi)容即可。作為相應存儲單元中的內(nèi)容即可。 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1 1 1 1 1 0 0 1 0 1 1 0 0 1 1 1 0 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

28、 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 A3 A2 A1 A0 D C B A ROM CS a b c d e f g OE ROM D1 D2 D3 D5 D6 D7 D4 0000地地址址單單元元的的內(nèi)內(nèi)容容對對應應七七段段數(shù)數(shù)碼碼0 1001 地地址址單單元元的的 內(nèi)內(nèi)容容對對應應七七段段數(shù)數(shù) 碼碼9 這這些些單單元元不不用用 0000 0001 0010 1001 A3 A2 A1 A0 D C B A ROM D1 D2 D3 CS D5 D6 D7 a b c d e f g OE a b c d e f g D4 例例 1 用用ROM實現(xiàn)十進制實現(xiàn)十進

29、制 譯碼顯示電路。譯碼顯示電路。 例例 2 用用ROM實現(xiàn)邏輯函數(shù)。實現(xiàn)邏輯函數(shù)。 2/4 線線 譯譯 碼碼 器器 A1 A0 00 01 10 11 D0 D1 D2 D3 0101010 AAAAAAD 011 AAD 01013 AAAAD 012 AAD 【解【解】 （1）寫出各函數(shù)的標準與或表達式：）寫出各函數(shù)的標準與或表達式： 按按A、B、C、D順序排列變量，將順序排列變量，將Y1、Y2、 、Y4擴展成為四變量邏輯函數(shù)。 擴展成為四變量邏輯函數(shù)。 【例【例3】試用試用ROM實現(xiàn)下列函數(shù)：實現(xiàn)下列函數(shù)： ABCCBACBACBAY 1 CABCY 2 ABCDDCABDCBADBCA

30、CDBADCBAY 3 BCDACDABDABCY 4 ），（ ），（ ），（ ），（ 151413117 15129630 1514111076 1514985432 4 3 2 1 m m m m Y Y Y Y （2）選用）選用164位位ROM，畫存儲矩陣連線圖：，畫存儲矩陣連線圖： 與與 ） 取取 列列 W WW m ) 1 存存 門門 10 7 ( 碼碼 門門 9 1 W WW 1) 0 m 4 1 （ (0 1 1 2 3 W Y Y Y 14 W Y W11 址址 或或 WW 13 W 643 W 1512 WW 陣陣 52 1 譯譯 器器 ） 陣陣 地地 矩矩 列列 （ 陣陣

31、W 8 C C D D A A B B ），（ ），（ ），（ ），（ 151413117 15129630 1514111076 1514985432 4 3 2 1 m m m m Y Y Y Y 例例3 ROM 在波形發(fā)生器中的應用在波形發(fā)生器中的應用 A1A2A0D3D2D1D0D/A 0 1 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 2 4 8 12 9 6 3 ROM D/A 計計 數(shù)數(shù) 器器 CP 計數(shù)脈

32、沖計數(shù)脈沖送示波器送示波器 34 o t o 0 C I3 I2 I1 I0 二進制碼 O3O2O1O0 格雷碼 C I3 I2 I1 I0 格雷碼 O3O2O1O0 二進制碼 00 0 0 00 0 0 010 0 0 00 0 0 0 00 0 0 10 0 0 110 0 0 10 0 0 1 00 0 1 00 0 1 110 0 1 00 0 1 1 00 0 1 10 0 1 010 0 1 10 0 1 0 00 1 0 00 1 1 010 1 0 00 1 1 1 00 1 0 10 1 1 110 1 0 10 1 1 0 00 1 1 00 1 0 110 1 1 00

33、1 0 0 00 1 1 10 1 0 010 1 1 10 1 0 1 01 0 0 01 1 0 011 0 0 01 1 1 1 01 0 0 11 1 0 111 0 0 11 1 1 0 01 0 1 01 1 1 111 0 1 01 1 0 0 01 0 1 11 1 1 011 0 1 11 1 0 1 01 1 0 01 0 1 011 1 0 01 0 0 0 01 1 0 11 0 1 111 1 0 11 0 0 1 01 1 1 01 0 0 111 1 1 01 0 1 1 01 1 1 11 0 0 011 1 1 11 0 1 0 例例4 用用ROM實現(xiàn)二進制碼

34、與格雷碼相互轉換的電路實現(xiàn)二進制碼與格雷碼相互轉換的電路 A4 A3 A2 A1 C I3 I2 I1 RO M D1 D2 D3 D4 CE OE A0 I0 O3 O2 O1 O0 六、六、 ROMROM的讀操作與時序圖（自學）的讀操作與時序圖（自學） （2）加入有效的片選信號）加入有效的片選信號CE OE（3）使輸出使能信號）使輸出使能信號 有效，經(jīng)過一定延時后，有效數(shù)有效，經(jīng)過一定延時后，有效數(shù) 據(jù)出現(xiàn)在數(shù)據(jù)線上；據(jù)出現(xiàn)在數(shù)據(jù)線上； CEOE（4）讓片選信號）讓片選信號 或輸出使能信號或輸出使能信號 無效，經(jīng)過一定延無效，經(jīng)過一定延 時后數(shù)據(jù)線呈高阻態(tài)，本次讀出結束。時后數(shù)據(jù)線呈高阻態(tài)

35、，本次讀出結束。 （1）欲讀取單元的地址加到存儲器的地址輸入端；）欲讀取單元的地址加到存儲器的地址輸入端； tCE tAA 讀讀出出單單元元的的地地址址有有效效 CE tOE OE D7 D0 數(shù)數(shù)據(jù)據(jù)輸輸出出有有效效 tOZ tOH A16 A0 7.2 7.2 隨機存取存儲器（隨機存取存儲器（RAMRAM） 一、一、RAMRAM的結構與工作原理的結構與工作原理 存儲矩陣存儲矩陣用于用于 存放二進制數(shù)，存放二進制數(shù)， 一個單元放一一個單元放一 位也可將若干位也可將若干 位組成字統(tǒng)一位組成字統(tǒng)一 尋址，排列成尋址，排列成 矩陣形式。矩陣形式。 讀讀/ /寫控制電路寫控制電路完成對選中的存儲單元

36、進行讀出或寫入數(shù)據(jù)的完成對選中的存儲單元進行讀出或寫入數(shù)據(jù)的 操作。把信息存入存儲器的過程稱為操作。把信息存入存儲器的過程稱為“寫入寫入”操作。反之，操作。反之， 從存儲器中取出信息的過程稱為從存儲器中取出信息的過程稱為“讀出讀出”操作。操作。 地址譯碼器地址譯碼器的的 作用是對外部作用是對外部 輸入的地址碼輸入的地址碼 進行譯碼，以進行譯碼，以 便唯一地選擇便唯一地選擇 存儲矩陣中一存儲矩陣中一 個存儲單元。個存儲單元。 I/O 電電路路 I /O0 OE An-1 WE I /Om-1 CE A0 Ai Ai+1 存存儲儲 陣陣 列列 行行 譯譯 碼碼 列列 譯譯 碼碼 存存儲儲單單元元

37、Y0 Y1 Y7 A4 X1 X31 X0 列列 地地 址址 譯譯 碼碼 器器 行行 地地 址址 譯譯 碼碼 器器 A5 A3 A2 A1 A0 A6 A7 例如：容量為2561 的存儲器 （1 1）地址譯碼器）地址譯碼器 8根列地址根列地址 選擇線選擇線 32根行地址根行地址 選擇線選擇線 32 8 =256 個存儲單元個存儲單元 譯碼譯碼 方式方式 單譯碼單譯碼 雙譯碼雙譯碼 -n位地址位地址, 譯碼輸出譯碼輸出2n個地址選擇線個地址選擇線, 可尋址可尋址 2n 個字個字 - 將地址分成兩部分，分別由行譯碼器和列譯碼器共同譯碼將地址分成兩部分，分別由行譯碼器和列譯碼器共同譯碼 其輸出為存儲

38、矩陣的行列選擇線，由它們共同確定欲選擇其輸出為存儲矩陣的行列選擇線，由它們共同確定欲選擇 的地址單元。的地址單元。 若給出地址A7-A0=001 00001， 將選中哪個存儲單元讀/寫？ 存存儲儲單單元元 Y0 Y1 Y7 A4 X1 X31 X0 列列 地地 址址 譯譯 碼碼 器器 行行 地地 址址 譯譯 碼碼 器器 A5 A3 A2 A1 A0 A6 A7 若容量為若容量為2562564 4 的存儲器，有的存儲器，有256256個字，個字，8 8根地址線根地址線 A A7 7-A-A0 0，但其數(shù)據(jù)線有但其數(shù)據(jù)線有4 4根，每字根，每字4 4位。位。 8根列地根列地 址選擇線址選擇線 32

39、根行地根行地 址選擇線址選擇線 1024個個 存儲單存儲單 元元 若給出地址A7-A0 = 000 11111，哪個單元的內(nèi)容可讀/寫？ T8 T7 VDD VGG T6 T1 T4 T2 T5 T3 Yj (列選擇線列選擇線) Xi (行選擇線行選擇線) 數(shù)數(shù) 據(jù)據(jù) 線線 數(shù)數(shù) 據(jù)據(jù) 線線 D D 位位 線線 B 位位 線線 B 存儲存儲 單元單元 （2 2） 存儲矩陣存儲矩陣 靜態(tài)靜態(tài)RAM存儲單元（存儲單元（SRAM） -以六管靜態(tài)以六管靜態(tài)存儲單元為例 基本基本RS觸發(fā)器觸發(fā)器 控制該單元與位線控制該單元與位線 的通斷的通斷 控制位線與數(shù)據(jù)線的通斷控制位線與數(shù)據(jù)線的通斷 Xi =0，T

40、5、T6截截 止，觸發(fā)器與位線止，觸發(fā)器與位線 隔離。隔離。 T1-T6構成一個存儲構成一個存儲 單元。單元。T3、T4為負為負 載，載，T1、T2為基本為基本 RS觸發(fā)器觸發(fā)器。 來自來自 行地行地 址譯址譯 碼器碼器 的輸?shù)妮?出出 Xi =1，T5、T6導導 通，觸發(fā)器與位線通，觸發(fā)器與位線 接通。接通。 Yj =1，T7 、T8導導 通，觸發(fā)器的輸出通，觸發(fā)器的輸出 與數(shù)據(jù)線接通，該與數(shù)據(jù)線接通，該 單元數(shù)據(jù)可傳送。單元數(shù)據(jù)可傳送。 G1 & G2 G3 WR/ R C VDD T3 T2 T1 DO DI “讀讀” 位位 線線 “寫寫” 位位 線線 存存儲儲 單單元元 Yj (列列選

41、選擇擇線線) Xi (行行選選擇擇線線) 寫寫入入刷刷 新新控控制制 T4 T5 & 動態(tài)動態(tài)RAMRAM存儲單元（存儲單元（DRAMDRAM） -以三管和單管動態(tài)存儲單元為例以三管和單管動態(tài)存儲單元為例 由于漏電流的存在，電由于漏電流的存在，電 容上存儲的數(shù)據(jù)（電荷）容上存儲的數(shù)據(jù)（電荷） 不能長久保存，因此必不能長久保存，因此必 須定期給電容補充電荷，須定期給電容補充電荷， 以避免存儲數(shù)據(jù)的丟失，以避免存儲數(shù)據(jù)的丟失， 這種操作稱為這種操作稱為再生或刷再生或刷 新。新。 存儲數(shù)據(jù)的電容存儲數(shù)據(jù)的電容 存儲單元存儲單元 寫入數(shù)據(jù)寫入數(shù)據(jù) 的控制門的控制門 讀出數(shù)據(jù)讀出數(shù)據(jù) 的控制門的控制門

42、寫入刷新寫入刷新 控制電路控制電路 T7 Yi T8 Yi & & R/ W CS I/O 1 1 2 3 4 5 D D （3 3）片選信號與讀）片選信號與讀/ /寫控制電路寫控制電路 當當CS=0時，選中該單元時，選中該單元. 若若R/W=1，三態(tài)門，三態(tài)門1、2 關關, 3開，數(shù)據(jù)通過門開，數(shù)據(jù)通過門3傳到傳到 I/O口，進行讀操作；口，進行讀操作； 當當CS=1時，三態(tài)門均時，三態(tài)門均 為高阻態(tài)，為高阻態(tài)，I/O口與口與RAM內(nèi)內(nèi) 部隔離。部隔離。 當當Xi和和Yi中有一消失，該單元與數(shù)據(jù)線聯(lián)系被切斷，由于互鎖作中有一消失，該單元與數(shù)據(jù)線聯(lián)系被切斷，由于互鎖作 用，信息將被保存。用，信

43、息將被保存。 若若R/W=0，門，門1、2開，開， 門門3關，數(shù)據(jù)將從關，數(shù)據(jù)將從I/O口通過口通過 門門1、2，向，向T7、T8寫入，進寫入，進 行寫操作。行寫操作。 二、二、 RAMRAM存儲器容量的擴展存儲器容量的擴展 位擴展可以利用芯片的并聯(lián)方式實現(xiàn)。即地址線、讀位擴展可以利用芯片的并聯(lián)方式實現(xiàn)。即地址線、讀/寫線、片寫線、片 選信號對應并聯(lián)，各選信號對應并聯(lián)，各I/O口作為整個口作為整個RAM輸入輸入/出數(shù)據(jù)端的一位。出數(shù)據(jù)端的一位。 CE A11 A0 WE D0 D1 D2 D3 WECEA0 A11 4K4位位 I/O0 I/O1 I/O2 I/O3 D12 D13 D14 D

44、15 CE A0A11 4K4位位 I/O0 I/O1 I/O2 I/O3 WE 1. 字長（位數(shù)）的擴展字長（位數(shù)）的擴展-用用4KX4位的芯片組成位的芯片組成4K*16位位 的存儲系統(tǒng)。的存儲系統(tǒng)。 2. 2. 字數(shù)的擴展字數(shù)的擴展用用用用8KX8位的芯片組成位的芯片組成32K*8位的存儲系統(tǒng)。位的存儲系統(tǒng)。 RAM1 D D0 0 D D7 7 A A0 0 A A1 1 2 2 CE1 芯片數(shù)芯片數(shù)=4=4 RAM1 D D0 0 D D7 7 A A0 0 A A1 1 2 2 CE1 RAM1 D D0 0 D D7 7 A A0 0 A A1 1 2 2 CE1 RAM1 D D

45、0 0 D D7 7 A A0 0 A A1 1 2 2 CE1 系統(tǒng)地址線數(shù)系統(tǒng)地址線數(shù)=15=15 系統(tǒng)系統(tǒng):A0 A14 A13 A14? 2000H 2001H 2002H 3FFFH 4000H 400H 4002H 5FFFH 6000H 6001H 6002H 7FFFH 0000H 0001H 0002H 1FFFH 芯片芯片:A0 A12 32K8位存儲器系統(tǒng)的地址分配表位存儲器系統(tǒng)的地址分配表 各各RAM 芯片芯片 譯碼器譯碼器 有效輸有效輸 出端出端 擴展的地擴展的地 址輸入端址輸入端 A14 A13 8K8位位RAM芯片地址輸入端芯片地址輸入端 A12 A11 A10

46、A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 對應的十六對應的十六 進制地址碼進制地址碼 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0000H 0001H 0002H 1FFFH 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 2000H 20

47、01H 2002H 3FFFH 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 4000H 400H 4002H 5FFFH Y0 Y1 Y2 Y3 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 6000H 6001H 6002H 7FFFH A1 2 A0 C

48、 E W E D7 D0 8K 8 位位 （ ） 8K 8 位位 （ ） 8K 8 位位 （ ） 8K 8 位位 （ ） D7 D0 A1 2 A0 W E A1 A0 A1 4 A1 3 E N Y0 Y1 Y2 Y3 13 13 13 13 13 8 8 8 8 8 74139 A1 2 A0 C E W E D7 D0 A1 2 A0 C E W E D7 D0 A1 2 A0 C E W E D7 D0 字數(shù)的擴展可以利用外加譯碼器控制存儲器芯片的片選輸入字數(shù)的擴展可以利用外加譯碼器控制存儲器芯片的片選輸入 端來實現(xiàn)。端來實現(xiàn)。 3. 3. 字數(shù)、位數(shù)同時擴展字數(shù)、位數(shù)同時擴展 用用2

49、564的的RAM擴展為擴展為1K8位的位的RAM Y0 Y1 Y2 Y3 2/4 A9 A8 A0-A7 4 2564 2564 CS I/O I/O CS 84 2564 2564 CS I/O I/O CS 84 4 高四高四位位 低四位低四位 A2 A3 A4 A5 A7 A8 A9 A11 DQ0 DQ7 E2 VCC VSS A0 A1 A6 A10 A12 行行譯譯碼碼 器器 存存儲儲器器陣陣列列 256 行行 32 8 列列 輸輸入入數(shù)數(shù) 據(jù)據(jù)控控制制 列列 I/O 列列譯譯碼碼器器 E1 W G 1 2 3 4 5 6 7 8 9 10 11 12 13 14 28 27 26

50、 25 24 23 22 21 20 19 18 17 16 15 A2 A3 A4 A5 A7 A8 A9 A11 D Q0 D Q7 E2 W V C C V SS A0 A1 A6 A10 A12 E1 N C D Q1 D Q2 D Q6 D Q5 D Q4 D Q3 M C M 6264 G 三、集成三、集成 RAM RAM 芯片芯片 62646264芯片是靜態(tài)芯片是靜態(tài)SRAMSRAM，2828腳雙列直插封裝。腳雙列直插封裝。 動態(tài)動態(tài)DRAM2114 l從邏輯功能的特點來看，數(shù)字電路可分為通用從邏輯功能的特點來看，數(shù)字電路可分為通用 型和專用型兩種。前面介紹的都屬于通用型。型和專

51、用型兩種。前面介紹的都屬于通用型。 如門電路、計數(shù)器、寄存器等。如門電路、計數(shù)器、寄存器等。 有很多電路實現(xiàn)復雜邏輯功能，是為專門設計的有很多電路實現(xiàn)復雜邏輯功能，是為專門設計的 集成電路，稱為專用集成電路，簡稱集成電路，稱為專用集成電路，簡稱ASICASIC。 7.3 7.3 可編程陣列邏輯器件可編程陣列邏輯器件PLDPLD lPLD（Programmable Logical Device)可編程邏輯可編程邏輯 器件，屬于通用器件，其邏輯功能是由用戶通過編器件，屬于通用器件，其邏輯功能是由用戶通過編 程來設定的。程來設定的。 lPLD的集成度很高，足以滿足一般數(shù)字系統(tǒng)的要求。的集成度很高，足

52、以滿足一般數(shù)字系統(tǒng)的要求。 。 1、 PLD的結構、表示方法的結構、表示方法 與門與門 陣列陣列 或門或門 陣列陣列 乘積項乘積項和項和項 PLD主體主體 輸入輸入 電路電路 輸入信號輸入信號 互補互補 輸入輸入 輸出輸出 電路電路 輸出函數(shù)輸出函數(shù) 反饋輸入信號反饋輸入信號 可由或陣列直接輸出，構成組合輸出；可由或陣列直接輸出，構成組合輸出； 通過寄存器輸出，構成時序方式輸出通過寄存器輸出，構成時序方式輸出。 1)、PLD的基本結構的基本結構 輸 出 或 門 陣 列 與 門 陣 列 輸 入 B A Y Z (b) 與門與門 陣列陣列 或門或門 陣列陣列 乘積項乘積項 和項和項 互補互補 輸入

53、輸入 2). PLD的的邏輯符號表示方法邏輯符號表示方法 (1)(1) 連接的方式連接的方式 固定固定連接單元連接單元 編編程程連連接接單單元元 未連接未連接單元單元 (2)(2)基本門電路的表示方式基本門電路的表示方式 L=A+B+C+ D DA BC F1=ABC 與門與門或門或門 A B C D F1 A B C & L A B C 1 L D F1=A+B+C+D L3 A B A B L3 A B A B 輸出恒等于輸出恒等于0 0的與門的與門 (3) (3) 編程連接技術編程連接技術 A L B C D L VCC A B C D 熔絲熔絲 PLD表示的與門表示的與門熔絲工藝的與門

54、原理圖熔絲工藝的與門原理圖 L4 A B A B A A A A EN EN 三態(tài)輸出緩沖器三態(tài)輸出緩沖器 輸出為輸出為1 1的與門的與門 A A A 輸入緩沖器輸入緩沖器 VCC+(5V) R 3kW L D1 D2 D3 A B C 高電平高電平 A、B、C有一個輸入低電平有一個輸入低電平0V A、B、C三個都輸入高電平三個都輸入高電平+5V 5V 0V 5V 低電平低電平 L VCC A B C D 5V 5V 5V L=ABC L T1 T2 T3 T4 A B C D VCC 連接連接連接連接連接連接斷開斷開 A、B、C 中有一個為中有一個為0 A、B、C 都為都為1 輸出為輸出為0

55、； 輸出為輸出為1。 L=AC 斷開斷開連接連接連接連接斷開斷開 L=ABC X X 器件的開關狀態(tài)不同器件的開關狀態(tài)不同, 電路實現(xiàn)邏輯函數(shù)也就不同電路實現(xiàn)邏輯函數(shù)也就不同 1 0 11 1 1 PROMPLAPALGAL 低密度可編程邏輯器件 （L LD DP PL LD D） EPLDCPLDFPGA 高密度可編程邏輯器件 （H HD DP PL LD D） 可編程邏輯器件 （PLD） 按集成密度分為按集成密度分為 2.2.可編程邏輯器件的分類可編程邏輯器件的分類 l按結構分為按結構分為 基于與基于與/或陣列結構的器件（或陣列結構的器件（PROM、 PLA、PAL、 GAL）、）、CPL

56、D（EPLD）,并稱之為并稱之為PLD。 基于基于SRAM的器件（的器件（FPGA） l按編程工藝分為按編程工藝分為 1. 熔絲和反熔絲編程器件。如：熔絲和反熔絲編程器件。如：Actel的的FPGA器件。器件。 2. SRAM 器件。如：器件。如：Xilinx的的FPGA器件。器件。 3. UEPROM器件，即紫外線擦除器件，即紫外線擦除/電編程器件。電編程器件。 如大多數(shù)的如大多數(shù)的EPLD器件。器件。 4. EEPROM器件。如：器件。如：GAL、CPLD器件。器件。 19701970年的年的PROMPROM 19741974年的年的PLDPLD 19771977年的年的PALPAL 19

57、861986年的年的GALGAL 19871987年的年的FPGAFPGA 19921992年的年的EPLDEPLD 3.3.可編程邏輯器件的發(fā)展可編程邏輯器件的發(fā)展 1. PAL的的 結構結構 4 可編程陣列邏輯器件可編程陣列邏輯器件(PAL)簡介簡介 2 3 5 4 6 7 8 9 1 18 17 15 16 14 13 12 11 19 0 3 4 7 8 11 12 15 16 20 23 24 27 28 31 19 0 56 55 7 8 63 32 15 16 40 23 24 47 48 31 39 0 3 4 7 8 11 12 15 16 20 23 24 27 28 31

58、 19 輸入端輸入端 輸入輸入/輸出輸出 端端 輸出三輸出三 態(tài)門態(tài)門 輸入緩輸入緩 沖器沖器 可編程 與陣列 PAL是是70年代末由年代末由MMI公司最先推公司最先推 出的一種可編程邏輯器件，它采用雙出的一種可編程邏輯器件，它采用雙 極型工藝制作，熔絲式編程方式。極型工藝制作，熔絲式編程方式。 5 可編程通用陣列邏輯器件可編程通用陣列邏輯器件(GAL) PAL由于采用的是雙極型熔絲工藝，一旦編程后不能修由于采用的是雙極型熔絲工藝，一旦編程后不能修 改，同時輸出結構類型太多，給設計和使用帶來不便。改，同時輸出結構類型太多，給設計和使用帶來不便。 1984年推出了新型的可編程邏輯器件年推出了新型

59、的可編程邏輯器件-通用陣列邏輯通用陣列邏輯 （GAL）。它可以多次編程的器件，采用電可擦除的）。它可以多次編程的器件，采用電可擦除的E2CMOS工工 藝，且在輸出端設置了可編程的輸出邏輯宏單元（藝，且在輸出端設置了可編程的輸出邏輯宏單元（Output Logic Macro Cell, 簡稱簡稱OLMC）。通過編程將）。通過編程將OLMC設置成不同的工設置成不同的工 作狀態(tài)，一片作狀態(tài)，一片GAL便可實現(xiàn)便可實現(xiàn)PAL所有輸出電路的工作模式，增強所有輸出電路的工作模式，增強 了器件的通用性。工作速度快，功耗小，是理想器件。了器件的通用性。工作速度快，功耗小，是理想器件。 常用的常用的GAL有兩種：有兩種：GAL16V8（20腳雙列直插）腳雙列直插） 和和GAL20V8（ 24腳雙列直插），以腳雙列直插），以GAL16V8為例。為例。 可編程的與陣可編程的與陣 列列 8個輸入緩個輸入緩 沖器沖器2-9 8個反饋個反饋/輸輸 入緩沖器入緩沖器 8個三態(tài)輸出個三態(tài)輸出 緩沖器緩沖器12-19 8個輸出邏輯個輸出邏輯 宏單元宏單元OLMC CLK輸入輸入 緩沖器緩沖器 輸出使能輸出使能 緩沖器緩沖器 陣列中共有陣列中共有 可編程單元可編程單元 2048個個 結構控制字結構控制字 GAL器件的各種功能配置是由結構控制字來控制的。用戶器件的各種功能配置是由