高速同步數(shù)據(jù)采集卡(系統(tǒng))原理16位12通道500K同步數(shù)據(jù)采集卡_第1頁
高速同步數(shù)據(jù)采集卡(系統(tǒng))原理16位12通道500K同步數(shù)據(jù)采集卡_第2頁
高速同步數(shù)據(jù)采集卡(系統(tǒng))原理16位12通道500K同步數(shù)據(jù)采集卡_第3頁
高速同步數(shù)據(jù)采集卡(系統(tǒng))原理16位12通道500K同步數(shù)據(jù)采集卡_第4頁
高速同步數(shù)據(jù)采集卡(系統(tǒng))原理16位12通道500K同步數(shù)據(jù)采集卡_第5頁
已閱讀5頁,還剩8頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認(rèn)領(lǐng)

文檔簡介

1、長沙業(yè)嘉電子科技有限公司yg-eb130916位,12通道,500k,同步,數(shù)據(jù)采集卡yg-eb1309用戶手冊1. 概述yg-eb1309高精度數(shù)據(jù)采集卡適用于提供了pc104 總線的嵌入式微機。其操作系統(tǒng)可選用經(jīng)典的ms-dos、linux或目前流行的 windows 系列等多種操作系統(tǒng)。yg-eb1309高精度模入接口卡安裝使用簡便、功能齊全。其a/d 轉(zhuǎn)換啟動方式可以選用程控頻率觸發(fā)、程控單步觸發(fā)、以及外部時鐘同步觸發(fā)等多種方式。a/d轉(zhuǎn)換后的數(shù)據(jù)結(jié)果通過先進先出存儲器(fifo)緩存后由pc104總線讀出。為方便用戶,本卡還提供了符合ttl電平的8路數(shù)字量輸入和24路數(shù)字量輸出信號通

2、道。2. 主要技術(shù)參數(shù)2.1模入部分2.1.1輸入通道數(shù):12路同步2.1.2 輸入信號范圍:2.5v;5v;6v;10v;12v;2.1.3 輸入阻抗:10m2.1.4 輸入通道選擇方式:12通道同步2.1.5 a/d轉(zhuǎn)換分辯率:16位2.1.6 a/d最高轉(zhuǎn)換速率:500khz2.1.7 a/d采樣程控頻率:1khz/5khz/10khz/50khz/100khz/200khz/500khz/外部時鐘2.1.8 a/d啟動方式:程控頻率觸發(fā)/程控單步觸發(fā)/外部ttl信號觸發(fā)2.1.10 fifo存儲器容量:20k16bit(全滿)/10k16bit(半滿)2.1.11 數(shù)據(jù)讀取識別方式:f

3、ifo半滿查詢/fifo非空查詢/fifo半滿中斷2.1.12 系統(tǒng)綜合誤差:0.02 f.s2.2 開關(guān)量部分2.2.1 輸入路數(shù):8路ttl電平2.2.2 輸出路數(shù):24路ttl電平2.3 電源部分2.3.1 支持外部電源輸入或pc104接口取電。2.3.2 功率:+5v(10)500ma2.4環(huán)境要求: 工作溫度:1040 相對濕度: 4080 存貯溫度:-55+852.5 外型尺寸:長高90mm96mm 3. 工作原理yg-eb1309高精度模入接口卡主要由高速高精度放大電路、高精度模數(shù)轉(zhuǎn)換電路、先進先出(fifo)緩沖存儲器電路、開關(guān)量輸入輸出電路和接口控制邏輯電路等部分組成。3.1

4、 高速高精度跟隨電路 本電路由兩個高速高精度運放、阻容件組成,用以對模擬信號進行變換處理,以提供模數(shù)轉(zhuǎn)換電路所需要的信號。3.3 高精度模數(shù)轉(zhuǎn)換電路 本電路由高速模數(shù)轉(zhuǎn)換芯片ads8556組成,用以將模擬信號轉(zhuǎn)換為數(shù)字信號。通過調(diào)整電位器rw1、rw2、和rw3可以微調(diào)1.25v,2.5v,3.0v基準(zhǔn)電壓,通過跳線jp1和jp2可以選擇其中一路參考電壓和輸入信號的范圍。例如:跳線jp1跳到4,jp2選擇2.5v,則輸入信號的范圍為2.5v*4=10v,即10v。3.4 先進先出(fifo)緩沖存儲器電路 本電路用于將a/d轉(zhuǎn)換的數(shù)據(jù)結(jié)果進行緩沖存儲。并相應(yīng)的給出“空”,“半滿”和“全滿”的標(biāo)

5、志信號。用戶在使用過程中可以隨時根據(jù)這些標(biāo)志信號的狀態(tài)以單次或批量的方式讀出a/d轉(zhuǎn)換的結(jié)果。3.5 開關(guān)量輸入輸出電路本卡還提供了各8路的開關(guān)量輸入以及24路輸出信號通道。使用中需注意對這些信號應(yīng)嚴(yán)格符合ttl 電平規(guī)范。3.6 接口控制邏輯電路接口控制邏輯電路用來將pc104總線控制邏輯轉(zhuǎn)換成與各種操作相關(guān)的控制信號。4. 接口及安裝使用說明4.1 板卡接口布局本卡的安裝十分簡便,在關(guān)電情況下,將本卡上的pc104總線連接器正確的插入主機或其它功能板卡的總線連接器中并輕輕壓緊。為避免兩層板卡上的元器件互相接觸造成不可預(yù)計的后果,應(yīng)正確選用適當(dāng)高度的支柱并在本卡安裝完成后將其緊固。本卡采用的

6、模擬開關(guān)是coms 電路,容易因靜電擊穿或過流造成損壞,所以在安裝或用手觸摸本卡時,應(yīng)事先將人體所帶靜電荷對地放掉,同時應(yīng)避免直接用手接觸器件管腳,以免損壞器件。禁止帶電插拔本接口卡。本卡跨接選擇器較多,使用中應(yīng)嚴(yán)格按照說明書進行設(shè)置操作。設(shè)置接口卡開關(guān)、跨接套和安裝接口帶纜時均應(yīng)在關(guān)電狀態(tài)下進行。當(dāng)模入通道不全部使用時,應(yīng)將不使用的通道就近對地短接,不要使其懸空,以避免造成通道間串?dāng)_和損壞通道。為保證安全及采集精度,應(yīng)確保系統(tǒng)地線(計算機及外接儀器機殼)接地良好。特別是使用雙端輸入方式時,為防止外界較大的共模干擾,應(yīng)注意對信號線進行屏蔽處理。5. 硬件接口詳細說明5.1 電源輸入jp7j1p

7、c104圖5-1 電源輸入接口位置本卡工作需要單5v電源,接口在pcb板位置如圖5-1所示。單5v電源可以由外部接口jp7輸入,也可以由pc104總線輸入。通過跳線j1進行選擇。使用方法見圖5-2.jp7+5v gndjp7信號定義j1跳線選擇j1外部輸入j1pc104輸入圖5-2 電源輸入信號選擇示意圖5.2 基準(zhǔn)信號校準(zhǔn)及模擬信號輸入范圍選擇本卡設(shè)置1.25v,2.5v,3.0v共3個基準(zhǔn)信號,分別通過rw1,rw2,rw3三個電位器進行校準(zhǔn)。模擬信號輸入范圍通過跳線jp1,jp2共同選擇,各接口在pcb板上位置見圖5-3。rw1rw2rw3test1test2test3jp2jp1圖5-

8、3 基準(zhǔn)信號調(diào)節(jié)及選擇接口位置基準(zhǔn)信號校準(zhǔn)方法:1.調(diào)節(jié)電位器rw1,同時用高精度電壓表測試test1處信號電壓,使test1處電壓穩(wěn)定到1.25v2.同樣的方法,依次調(diào)節(jié)rw2,測試test2處電壓,調(diào)節(jié)rw3,測試test3處的電壓,使test2處電壓穩(wěn)定到2.5v,test3處電壓穩(wěn)定到3.0v模擬信號輸入范圍選擇方法:通過調(diào)節(jié)跳線jp1和jp2,選擇模擬信號輸入范圍。跳線連接方法見圖5-4,模擬信號輸入范圍選擇方法見表5-1.jp1jp1跳線jp2241.25v2.5v3.0vjp2跳線圖5-4 模擬信號輸入范圍選擇示意圖表5-1 jp1和jp2位置對應(yīng)模擬信號輸入范圍jp1(2)jp

9、1(4)jp2(1.25v)2.5v5v(注1)jp2(2.5v)5v(注1)10vjp2(3.0v)6v12v注1:如果輸入信號范圍為5v,建議選擇為:jp1(2)和jp2(2.5v)5.3 模擬信號輸入 12路模擬信號輸入通過jp3輸入。jp3在pcb板上位置如圖5-5所示。jp3圖5-5 模擬信號輸入接口模擬信號輸入接口位置見圖5-6,接口定義見表5-2,ch1ch12分別為12路模擬信號輸入。jp31357911131517192123252729312468101214161820222426283032圖5-6 jp3接口信號位置表5-2 jp3接口定義pin定義pin定義1ch1

10、22agnd3ch114agnd5ch106agnd7ch98agnd9ch810agnd11ch712agnd13ch614agnd15ch516agnd17ch418agnd19ch320agnd21ch222agnd23ch124agnd5.4 數(shù)字信號輸入輸出8路數(shù)字信號輸入,24路數(shù)字信號輸出,外部觸發(fā)信號輸入接口為jp4。jp4在pcb板上位置如圖5-7所示。jp4圖5-7 數(shù)字信號輸入接口數(shù)字信號輸入輸出接口位置見圖5-7,接口定義見表5-3,其中din1din8為8路數(shù)定量輸入,dout1到dout24為24路數(shù)字量輸出,ec/t為外部觸發(fā)信號輸入。jp438363432302

11、826242220181614121083735333129272523211917151311976543123940圖5-7 jp4接口信號位置表5-3 jp4接口定義pin定義pin定義1+5v2+5v3din14din25din36din47din58din69din710din811gnd12gnd13dou114dou215dou316dou417dou518dou619dou720dou821dou922dou1023dou1124dou1225dou1326dou1427dou1528dou1629dou1730dou1831dou1932dou2033dou2134dou22

12、35dou2336dou2437gnd38gnd39ec/t40+5v6. 軟件接口詳細說明主板通過pc104總線訪問采集卡,寄存器偏移地址可在0x0000x3ff之間設(shè)置,默認(rèn)0x300。6.1 版本寄存器1(ver1),偏移地址:0x0位域讀寫值描述復(fù)位值15-0ver1r版本低16位(十六進制格式)0x31116.2 版本寄存器2(ver2),偏移地址:0x2位域讀寫值描述復(fù)位值15-0ver2r版本高16位(十六進制格式)0x11106.3 開出寄存器1(dout1),偏移地址:0x4位域讀寫值描述復(fù)位值15-0out1r/w01bit15bit0分別設(shè)置開出16開出1的值低電平高電平

13、06.4 開出寄存器2(dout2),偏移地址:0x6位域讀寫值描述復(fù)位值7-0out2r/w01bit7bit0分別設(shè)置開出24開出17的值低電平高電平06.5 開入寄存器(din),偏移地址:0x8位域讀寫值描述復(fù)位值7-0inr01bit7bit0分別對應(yīng)開入8開入1的當(dāng)前狀態(tài)低電平高電平開入 狀態(tài)6.6 ad采樣配置寄存器(ad_cfg),偏移地址:0xa位域讀寫值描述復(fù)位值11-0chl_enr/w01bit11bit0分別對應(yīng)模擬量通道121使能,只有使能通道的數(shù)據(jù)才存入fifo不使能使能01512freqr/w0123456789101112131415ad采樣頻率1k5k10k

14、20k30k40k50k60k70k80k90k100k150k200k外同步時鐘方式單步方式06.7 ad采樣控制寄存器(ad_ctrl),偏移地址:0xc位域讀寫值描述復(fù)位值0auto_beginr/w該位上升沿程控自動開始按照設(shè)定采樣率采樣,下降沿停止采樣01ext_beginr/w該位上升沿之后,開始檢測外部觸發(fā)信號上升沿,檢測到之后再按照設(shè)定采樣率采樣,下降沿停止采樣06.8 fifo狀態(tài)寄存器(fifo_status),偏移地址:0xe位域讀寫值描述復(fù)位值0emptyr01fifo空標(biāo)志非空空11half_fullr01fifo半滿標(biāo)志 *1fifo用量沒有達到最大容量一半fifo

15、用量達到或超過最大容量一半02all_fullr01fifo全滿標(biāo)志未全滿全滿03flowr01溢出標(biāo)志,開始采樣時自動清零,在采樣過程中一旦出現(xiàn)溢出,該標(biāo)志鎖存一直為1沒有溢出溢出07 fifo已使用量寄存器(fifo_used),偏移地址:0x10位域讀寫值描述復(fù)位值15-0usedr當(dāng)前fifo的使用量(單位:word)08 fifo讀數(shù)據(jù)寄存器(fifo_data),偏移地址:0x12位域讀寫值描述復(fù)位值15-0datarfifo讀數(shù)據(jù),16bit有符號補碼格式0*.例如5v參考電壓系統(tǒng)的換算公式:v(電壓)= 5.0 * (signed)data / 327689 校正參數(shù)指針寄存器

16、(para_ptr),偏移地址:0x14位域讀寫值描述復(fù)位值7-0ptrr/w0111223設(shè)置訪問para_data時,參數(shù)含義分別指向12個通道的零漂寄存器分別指向12個通道的校正系數(shù)寄存器x10 校正參數(shù)數(shù)據(jù)寄存器(para_data),偏移地址:0x16位域讀寫值描述復(fù)位值15-0ptrr/w零漂參數(shù):16位帶符號補碼格式,例如:(+1:0x0001);(-1:0xffff)0校正系數(shù):16位無符號q15格式:例如:(1.1:32768*1.1 = 0x8ccd)(0.9:32768*0.9 = 0x7333)0x8000*.系統(tǒng)上電默認(rèn)的零漂系數(shù)為0,校正系數(shù)為1。7.軟件編程舉例:

17、acp500.h文件如下:#define chl_num 12 /模擬采樣通道數(shù)#define fifo_size 20480 /采集卡fifo容量,單位word#define acp_base 0x300 /采集卡基地址 #define ver_addr1 (acp_base + 0) / 版本號地址1#define ver_addr2 (acp_base + 2) / 版本號地址2#define out_addr1 (acp_base + 4) / 開出控制寄存器地址1#define out_addr2 (acp_base + 6) / 開出控制寄存器地址2#define in_addr

18、(acp_base + 8) / 開入狀態(tài)寄存器地址#define ad_cfg_addr (acp_base + 10) / ad采樣配置寄存器地址#define ad_ctrl_addr (acp_base + 12) / ad采樣控制寄存器地址#define fifo_status_addr (acp_base + 14) / fifo狀態(tài)寄存器地址#define fifo_used_addr (acp_base + 16) / fifo當(dāng)前用量寄存器地址#define fifo_data_addr (acp_base + 18) / fifo數(shù)據(jù)寄存器地址#define para_pt

19、r_addr (acp_base + 20) / 校正參數(shù)指針寄存器地址#define para_data_addr (acp_base + 22) / 校正參數(shù)數(shù)據(jù)寄存器地址#define f_1k 0 / 采樣率1k#define f_5k 1 / 采樣率5k#define f_10k 2 / 采樣率10k#define f_20k 3 / 采樣率20k#define f_30k 4 / 采樣率30k#define f_40k 5 / 采樣率40k#define f_50k 6 / 采樣率50k#define f_60k 7 / 采樣率60k#define f_70k 8 / 采樣率70k

20、#define f_80k 9 / 采樣率80k#define f_90k 10 / 采樣率90k#define f_100k 11 / 采樣率100k#define f_150k 12 / 采樣率150k#define f_200k 13 / 采樣率200k#define f_ext 14 / 外同步時鐘方式#define f_single 15 / 單步方式 #define en_chl1 0x0001 / 使能ad采樣通道1#define en_chl2 0x0002 / 使能ad采樣通道2#define en_chl3 0x0004 / 使能ad采樣通道3#define en_chl4

21、 0x0008 / 使能ad采樣通道4#define en_chl5 0x0010 / 使能ad采樣通道5#define en_chl6 0x0020 / 使能ad采樣通道6#define en_chl7 0x0040 / 使能ad采樣通道7#define en_chl8 0x0080 / 使能ad采樣通道8#define en_chl9 0x0100 / 使能ad采樣通道9#define en_chl10 0x0200 / 使能ad采樣通道10#define en_chl11 0x0400 / 使能ad采樣通道11#define en_chl12 0x0800 / 使能ad采樣通道12#de

22、fine en_ad1_chl (en_chl1 | en_chl2 | en_chl3 | en_chl4 | en_chl5 | en_chl6) / 使能ad1 6個通道#define en_ad2_chl (en_chl7 | en_chl8 | en_chl9 | en_chl10| en_chl11| en_chl12) / 使能ad2 6個通道#define en_all_chl (en_ad1_chl | en_ad2_chl) / 使能全部12個通道#define auto_beg 0x0001 / 程控自動開始采樣#define ext_beg 0x0002 / 檢測外部觸

23、發(fā)信號開始采樣#define fifo_empty 0x0001 / fifo空標(biāo)志#define fifo_hf 0x0002 / fifo半滿標(biāo)志#define fifo_ff 0x0004 / fifo全滿標(biāo)志#define fifo_flow 0x0008 / fifo溢出標(biāo)志acp500.c文件如下:#include #include #include #include #include #include #include #include #include #include #include #include acp500.h #define buf_size 200000shor

24、t int data_bufbuf_size;long int wr_ptr = 0, rd_ptr = 0;#define outportb(addr, data) outb(data, addr)#define inportb(addr) inb(addr)#define outport(addr, data) outw(data, addr)#define inport(addr) inw(addr)int main(int argc, char *argv) int i = 0; int rd_words = 0; file * fp; int ret = 0; int ver; int fifo_status; if(iopl(3) 0) / 申請io空間訪問權(quán)限 perror(get i

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論